用于将过采样数据转换器斩波的系统和方法
【专利摘要】本发明涉及用于将过采样数据转换器斩波的系统和方法。依照实施例，电路包括：模拟斩波电路，其具有耦合到系统输入端的第一输入端和耦合到第一斩波信号的第二输入端；过采样数据转换器，其具有耦合到所述模拟斩波电路的输出端的输入端，其中所述过采样数据转换器被配置成在所述过采样数据转换器的输出端处产生过采样数字信号。所述电路进一步包括：数字滤波器，其具有耦合到所述过采样数据转换器的所述输出端的输入端；以及数字斩波电路，其包括耦合到所述过采样数据转换器的所述输出端的第一输入端和耦合到第二斩波信号的第二输入端。所述数字滤波器被配置成对由所述过采样数据转换器所生成的量化噪声进行滤波。
【专利说明】用于将过采样数据转换器斩波的系统和方法
【技术领域】
[0001]本发明一般地涉及半导体电路和方法，并且更特别地涉及一种用于升压开关的系统和方法。
【背景技术】
[0002]模拟至数字转换器被普遍地用在范围从DC和低频传感器应用直到用于有线和无线通信的高频A/D转换器的许多应用中。一个通用A/D架构是诸如Σ-Λ调制器之类的过采样A/D转换器，所述Σ-Λ (sigma delta)调制器通常是在正向路径中包括一个或多个积分器后面是低分辨率量化器的反馈环路，量化器的输出被从输入中减去以形成误差信号。能够具有低至一比特分辨率的量化器输出然后使用数字抽取器来抽取以产生多位输出。
[0003]Σ-Δ调制器的众所周知的属性中的一个是调制器的量化噪声由环路滤波器来整形。这个噪声整形能够在信噪比方面产生巨大改进。例如，在PCM A/D转换器中，频率每翻一倍在SNR方面产生3 dB改进。然而，在Σ - Λ转换器中，频率每翻一倍理想地将A/D转换器的SNR提高约(6L + 3) dB，其中L是Σ-Λ调制器的阶。同样地，Σ-Λ调制器能够为音频和低频应用提供大大超过100 dB的SNR。
[0004]实现Σ-Λ A/D转换器的一个常见方式是通过使用开关电容电路。在其最基本的级别，开关电容电路在电荷域中通过对电容器上的电荷采样来执行模拟信号处理。CMOS工艺特别适合于这样的电路。通过使用反馈放大器、开关器件以及比例电容器的组合，即使在存在大量绝对分量值变化的情况下也可以精确地表示包括用于Σ-Λ调制器的积分器的各种采样模拟传递函数。
[0005]然而，对于甚低频和准DC应用，CMOS放大器的DC偏移以及存在于CMOS器件中的闪烁噪声对甚低频和准DC应用提出了一些设计挑战。
【发明内容】
[0006]依照实施例，电路包括:模拟斩波电路，其包括耦合到系统输入端的第一输入端和耦合到第一斩波信号的第二输入端；过采样数据转换器，其具有耦合到所述模拟斩波电路的输出端的输入端，其中所述过采样数据转换器被配置成在所述过采样数据转换器的输出端处产生过采样数字信号。所述电路进一步包括:数字滤波器，其具有耦合到所述过采样数据转换器的所述输出端的输入端；以及数字斩波电路，其包括耦合到所述过采样数据转换器的所述输出端的第一输入端和耦合到第二斩波信号的第二输入端。所述数字滤波器被配置成对由所述过采样数据转换器所生成的量化噪声进行滤波。
[0007]本发明的一个或多个实施例的细节在下面在附图和描述中被阐述。本发明的其他特征、目的以及优点从描述和图中并且从权利要求中将是显而易见的。
【专利附图】
【附图说明】
[0008]为了更彻底地理解本发明及其优点，现在对结合附图进行的以下描述进行参考，在附图中:
图1图示了根据现有技术的数据转换器；
图2图示了根据本发明的实施例的数据转换器；
图3图示了实施例数据转换器的频谱；以及 图4图示了实施例集成电路。
[0009]除非另外指示，否则不同图中的对应数字和符号通常指代对应部分。图被绘制来清楚地图示优选实施例的相关方面并且未必按比例绘制。为了更清楚地图示某些实施例，指示相同结构、材料或过程步骤的变化的字母可以紧跟图号之后。
【具体实施方式】
[0010]在下面详细地讨论目前优选的实施例的构成和使用。然而，应该了解的是，本发明提供了能够以各种各样的特定上下文体现的许多适用的发明构思。所讨论的特定实施例仅说明用来构成和使用本发明的特定方式，并且不限制本发明的范围。
[0011]将相对于特定上下文中的实施例即基于Σ-Λ的A/D转换器来对本发明进行描述。本发明的实施例不限于基于Σ-Λ的A/D转换器，并且还可以被应用于其他类型的数据转换器以及其他类型的电路。
[0012]图1图示了根据现有技术的数据转换器系统100，其包括模拟斩波电路102、过采样数据转换器104、数字斩波块110以及数字抽取滤波器112。过采样数据转换器104例如通过Σ-Λ调制器108来实现。加法器106被包括以对例如由存在于Σ-Λ调制器中的失配所引起的偏移的影响建模。斩波电路102被用来将输入Vin上变频为较高频率，例如fchop。当过采样数据转换器104的输出经由数字斩波块110被下变频时，所关注信号被下变频回到基带同时来自Σ-Λ调制器的偏移被上变频到频率/bAo/7。经上变频的偏移分量然后连同Σ-Λ调制器108的量化噪声一起被抽取滤波器112滤出以形成多位输出。
[0013]在图1中示出的常规系统100中，数字斩波块110还可以对由于频率fbAo/7的谐波与过采样数据转换器104的热噪声和量化噪声的相互作用而导致的量化噪声进行下变频。
[0014]图2图示了根据本发明的实施例的数据转换器系统120。数据转换器系统120具有被描绘为混频器的斩波电路102、过采样数据转换器104、数字滤波器122、数字混频器110以及抽取滤波器112。在实施例中，数字滤波器112在通过数字混频器110的下变频之前滤出频带热噪声和量化噪声，从而防止来自频带热噪声和量化噪声的这个通过/bAo/7的谐波而被下变频为基带。
[0015]在实施例中，斩波电路102可以使用本领域内已知的技术来实现。例如，在一个实施例中斩波电路102可以被使用周期性地使传入信号的极性反转的开关网络来实现。在一个实施例中，数据转换器104以50 Ks/s的采样速率操作并且斩波电路102以/bAo/7 = 25Hz的速率来使经采样信号的极性反转。在可替换的实施例中，斩波电路102可以使用开关电容放大器或其他电路类型来实现。
[0016]在实施例中，Σ-Δ调制器108是二阶调制器，其以50 Ks/s的采样速率处理斩波电路102的输出并且产生数字输出信号124,所述数字输出信号124取决于特定实施方式及其规格可以为单位流或多位流。在实施例中，Σ-Λ调制器108可以用使用本领域内已知的设计技术的开关电容电路来实现。替换地，可以使用连续时间调制器或其他调制器类型。虽然所描绘的实施例假定基带Σ-Λ调制器被使用，但是在一些实施例中可以使用带通调制器。在又一实施例中，可以使用奈奎斯特(Nyquist)速率A/D转换器代替过采样转换器104。在这样的实施例中，可以省略抽取滤波器112。
[0017]数字滤波器122可以使用诸如IIR滤波器、FIR滤波器或本领域内已知的其他滤波器结构之类的低通数字滤波器结构来实现。在一个实施例中，数字滤波器122是具有3 dB点或约fbAo/7频率的十至二十倍的截止频率的一阶或二阶滤波器。如果斩波电路102使用方波函数来使Vin的极性反转，则混合谐波能量的大部分将存在于奇次谐波(即货fchop、
chop J^fchop等)中。在一些实施例中，数字滤波器122的传递函数可以在对应于斩波频率/bAo/7的谐波的频率响应中包括空。在可替换的实施例中，可以取决于应用及其规格来使用其他滤波器阶数和/或截止频率。此外，在可替换的实施例中除低通之外的其他滤波器响应可以被用来实现数字滤波器122。
[0018]在实施例中，数字混频器110可以由以fbAo/7的速率使数字滤波器122的输出的极性反转的简单极性反相器来实现。在一些实施例中，极性反转的相位被调整以补偿数字滤波器122在频率/bAo /7下的相位延迟。在一些情况下，数字滤波器122的相位延迟由于相位失配而可能引入增益误差。这个相位延迟补偿可以例如通过将极性反转提前或者延迟一个或多个时钟延迟来实现。例如，在本发明的一个实施例中，实现数字混频器110的数字电路使用约20 MHz的系统时钟来操作。在本发明的一个实施例中，由数字混频器110所实现的极性反转被延迟了 20 MHz系统时钟的时钟延迟的一半。在本发明的可替换的实施例中，其他系统时钟频率可以被用在可以实现对数字混频器110的相位进行调整的其他装置中。
[0019]在一些实施例中，对数字混频器110的极性反转的相位补偿可以被省略。例如，在一个实施例中当与不包括数字滤波器122的A/D转换器拓扑相比较时，实现数字滤波器122可以在SNR方面产生大于30 dB改善。由于相位失配而导致的增益误差可以例如为约0.5dB至约I dB，从而导致约29 dB的总SNR改善。如果SNR的这个29 dB改善导致满足特定系统的规格和要求的数据转换器，则相位补偿则可能是不必要的。
[0020]在实施例中，抽取滤波器112进一步对数字混频器110的输出进行滤波并且以频率Λ/ec产生多位输出。在本发明的一个实施例中，Afec是约5Hz。替换地，可以对抽取滤波器112的多位输出使用其他频率。抽取滤波器112可以使用本领域内已知的技术来实现。例如，抽取滤波器112可以使用后面是FIR滤波器的梳状滤波器来实现。在一个特定实施例中，抽取滤波器112的多位输出是22个位宽。替换地，取决于应用及其特定规格可以使用其他位宽度。
[0021]在图2中示出的实施例中，数据转换系统120可以被用在诸如传感器和高精度电池电压/电流测量电路之类的甚低频或准DC应用中。在本发明的可替换实施例中，实施例技术可以被用来实现用于在具有较高信号带宽的系统中使用的数据转换器，例如音频转换器。
[0022]在实施例中，例如，数据转换器系统120可以在板级上使用板级部件而被实现在单个集成电路上，或者使用被安装到电路板和/或被容纳在诸如公共基板上的多芯片模块之类的单一封装中的多个集成电路来实现。在一些实施例中，数据转换器120的部件可以使用例如CMOS工艺或诸如双极工艺或BiCMOS工艺之类的其他半导体工艺类型来实现。数字滤波器122、数字混频器110以及抽取滤波器112可以使用定制逻辑、可编程处理器和/或使用本领域内已知的合成技术由HDL描述合成的标准单元逻辑来实现。
[0023]图3图示了对应于在图2中示出的数据转换系统120的信号路径的各个点处的频谱的一系列频谱图。波形图302图示了信号Vin的频谱，假定为单低频率音调324。音调324的负频率分量也在波形图302中作为音调325被图示。波形图304描绘了在假定Vin正被用方波调制的斩波电路102的输出端处的频谱。在这里，低频输入音调已被上变频到为位于斩波频率Zb附近的上边带音调324和下边带音调325。此外，在奇次谐波频率3/b、5/b、7/b等附近产生了谐波。波形图306图示了在求和块106的输出端处的频谱，所述求和块106对例如由Σ-Λ调制器108的第一级中的器件失配所引起的偏移的影响建模。这个偏移被作为音调326示出在零频率处。
[0024]波形图308图示了 Σ-Λ调制器108的输出的频谱。在这里，上边带324、下边带325、DC偏移326以及由斩波放大器所生成的混合积仍然是明显的。此外，量化噪声328存在于Σ-Λ调制器108的输出频谱中。波形图310图示了在数字滤波器122的输出端处的频谱，所述数字滤波器122实现数字滤波器传递函数330。数字滤波器122降低量化噪声328的振幅。波形图312图示了数字混频器110的输出频谱。在这里，能够看到的是，DC偏移326已被上变频到斩波频率FC，并且经上变频的输入信号已被下变频回到约零频率的频率偏移。
[0025]波形图314图示了抽取滤波器112的输出频谱。在这里，能够看到的是，DC偏移分量326被滤出留下正频率输入音调324和负频率输入音调325。
[0026]应该了解的是，图3中图示的频谱图仅图示了一个实施例实施方式的一个示例。在可替换的实施例中，结果得到的频谱性能可能是不同的。例如，除图3中描绘的奇次谐波之外斩波电路102可以生成偶次谐波。此外，对于图3的示例使用单输入音调的选择被做出以用于图示的目的。当然，在数据转换系统120的正常操作期间非正弦波输入可以通过数据转换器来处理。
[0027]图4图示了根据本发明的实施例的数据转换器IC 400。数据转换器IC 400具有耦合到输入垫462和464的输入斩波电路402、Σ-Δ调制器404、数字电路476以及耦合到输出垫480和482的I/O电路478。在实施例中，斩波电路402使用开关454、456、458以及460来实现。开关454和460形成由相位Φ ch所控制的非反相信号路径，而开关456和458形成由相位Φ chb所控制的反相信号路径,所述相位<i)chb是Φ(Λ的相反极性。Σ-Δ调制器404包含第一级积分器440、剩余调制器电路470、量化器472以及DAC 474。在实施例中，第一级积分器440具有当相位Φ1是有效的时被激活的输入开关442、448、451、以及452，以及当相位Φ2是有效的时被激活的输入开关444、446、450以及452。相位Φ1和Φ2是不相重叠的相位。在相位Φ I期间，开关442、448、451以及453将电容器Cinl和Cin2耦合到调制器的输入端并且以非反相方式耦合到放大器410的输入端。在Φ2期间，开关444,446,450以及452将电容器Cinl和Cin2耦合到调制器的输入端并且以反相方式耦合到共模电压Vc。
[0028]在一些实施例中，斩波电路402的开关454、456、458以及460可以通过使用单组开关并且以逻辑或的时钟相位驱动开关来与积分器440的开关442、444、446以及448组合。例如，在一个实施例中，斩波块402可以被消除并且开关442和448可以由(Φ1或Φ ch)来驱动以及开关444和446可以由(Φ 2或Φ chb)来驱动。
[0029]剩余调制器电路470可以包括例如附加积分器级和/或支持Σ-Λ调制器404的操作的其他调制器电路。量化器472取决于特定应用及其规格可以为单位比较器或多位比较器。DAC 474被配置成基于使用例如另外的开关电容级的量化器472的输出来提供反馈。在一些实施例中，调制器404中的元件可以使用本领域内已知的设计技术和电路来实现。
[0030]在实施例中，数字电路476可以被用来实现图2中示出的数字低通滤波器122、数字斩波电路110以及抽取滤波器112以将η位信号提供给I/O块478，所述I/O块478驱动输出垫480和482。在一个实施中，数字电路的输出是η位输出，并且I/O块478可以被配置成驱动η个输出垫。替换地，如果使用串行接口则I/O块478可以被配置成输出单个输出数据线。在实施例中，可以使用例如CMOS工艺在信号集成电路上实现数据转换器IC400。在另外的实施例中，数据转换器IC 400的电路可以被划分在多个集成电路和/或板级电路之中。数据转换器IC 400还可以使用其他半导体制造技术来实现。
[0031]依照实施例，电路包括模拟斩波电路，其具有耦合到系统输入端的第一输入端和耦合到第一斩波信号的第二输入端。所述电路还具有有耦合到模拟斩波电路的输出端的输入端的过采样数据转换器，使得该过采样数据转换器被配置成在过采样数据转换器的输出端处产生过采样数字信号。进一步包括在所述电路中的是:数字滤波器，其具有耦合到过采样数据转换器的输出端的输入端；数字斩波电路，其包括耦合到过采样数据转换器的输出端的第一输入端和耦合到第二斩波信号的第二输入端。所述数字滤波器被配置成对由过采样数据转换器所生成的量化噪声进行滤波，并且在一些实施例中可以被实现为低通滤波器。
[0032]在一些实施例中，所述过采样数据转换器可以被实现为产生单位输出或多位输出的Σ-Λ调制器。所述电路可以进一步包括耦合到数字斩波电路的输出端的抽取滤波器。这个抽取滤波器可以被配置成产生多位输出。在实施例中，所述电路可以被布置于半导体衬底上。
[0033]在实施例中，第一斩波信号和第二斩波信号包括相同的频率。在一些情况下，第二斩波信号的相位相对于第一斩波信号可以被延迟第一相位延迟。在这里，第一相位延迟可以补偿数字滤波器的相位延迟。
[0034]依照另外的实施例，模拟至数字(A/D)转换器包括耦合到A/D的输入端的第一斩波电路、具有耦合到所述斩波电路的输出端的输入端的Σ-Λ调制器、耦合到Σ-Λ调制器的输出端的数字滤波器、耦合到所述数字滤波器的输出端的数字极性反相器以及耦合到所述数字极性反相器的输出端的抽取滤波器。所述第一斩波电路被配置成以第一频率使A/D的输入端的极性反转，所述数字滤波器被配置成对所述第一斩波电路的混合积和由Σ - Λ调制器所生成的量化噪声进行滤波。所述数字极性反相器被配置成以第一频率使数字滤波输出端的极性反转，并且所述抽取滤波器被配置成以输出采样频率产生A/D转换器的多位输出。在一些实施例中，所述数字滤波器被实现为低通滤波器。
[0035]在实施例中，第一频率大于输出采样频率。此外，A/D转换器可以为准DC转换器和/或A/D转换器可以被布置于半导体衬底上。
[0036]依照另外的实施例，执行A/D转换的方法包括通过第一频率对A/D的输入进行上变频以形成上变频的模拟输入，由经上变频的模拟输入生成过采样数字输出，对通过上变频从过采样数字输出所生成的混合积进行滤波以形成经滤波的过采样数字信号，通过第一频率对经滤波的过采样数字信号进行下变频以形成下变频的滤波的过采样数字信号，以及对经下变频的滤波的过采样数字信号进行抽取以形成多位输出。
[0037]在实施例中，上变频包括在第一相位下将A/D的输入乘以第一频率的方波。对经滤波的过采样数字信号进行下变频包括在第二相位下以第一频率改变经滤波的过采样数字信号的极性。在一些实施例中，所述方法还包括相对于第一相位延迟第二相位，例如，以补偿由对混合积进行滤波所引起的相位延迟。
[0038]在实施例中，对混合积进行滤波包括在数字域中应用低通滤波器函数。此外，由经上变频的模拟输入生成过采样数字输出可以包括Σ-Λ调制器。
[0039]实施例系统和方法的优点包括实现对分量偏移、闪烁噪声以及热噪声敏感的甚高分辨率准DC转换器的能力。因此，当实现实施例电路时可以使用较小的器件尺寸、较低的电流以及较小的电容器。
[0040]虽然已经参考说明性实施例对本发明进行了描述，但是这个描述不旨在被在限制性意义上解释。在参考本描述之上说明性实施例以及本发明的其他实施例的各种修改和组合对于本领域的技术人员而言将是显而易见的。因此意图是，所附权利要求包含任何这样的修改或实施例。
【权利要求】
1.一种电路,其包括: 模拟斩波电路，其包括耦合到系统输入端的第一输入端和耦合到第一斩波信号的第二输入端； 过采样数据转换器，其具有耦合到所述模拟斩波电路的输出端的输入端，所述过采样数据转换器被配置成在所述过采样数据转换器的输出端处产生过采样数字信号； 数字滤波器，其包括耦合到所述过采样数据转换器的所述输出端的输入端，所述数字滤波器被配置成对由所述过采样数据转换器所生成的量化噪声进行滤波；以及 数字斩波电路，其包括耦合到所述过采样数据转换器的所述输出端的第一输入端和耦合到第二斩波信号的第二输入端。
2.根据权利要求1所述的电路，进一步包括耦合到所述数字斩波电路的输出端的抽取滤波器，所述抽取滤波器被配置成产生多位输出。
3.根据权利要求1所述的电路，其中，所述第一斩波信号和所述第二斩波信号包括相同的频率。
4.根据权利要求3所述的电路，其中，所述第二斩波信号的相位相对于所述第一斩波信号被延迟了第一相位延迟。
5.根据权利要求4所述的电路，其中，所述第一相位延迟被偿所述数字滤波器的相位延迟。
6.根据权利要求1所述的电路，其中，所述数字滤波器包括数字低通滤波器。
7.根据权利要求1所述的电路，其中，所述过采样数据转换器包括Σ-Λ调制器。
8.根据权利要求7所述的电路，其中，所述Σ-Λ调制器被配置成产生单位输出。
9.根据权利要求7所述的电路，其中，所述Σ-Λ调制器被配置成产生多位输出。
10.根据权利要求1所述的电路，其中，所述电路被布置在半导体衬底上。
11.一种模拟至数字(A/D)转换器，其包括: 第一斩波电路，其被耦合到所述A/D的输入端，所述第一斩波电路被配置成以第一频率使所述A/D的所述输入端的极性反转； Σ-Δ调制器，其具有耦合到所述斩波电路的输出端的输入端； 数字滤波器，其被耦合到所述Σ-Λ调制器的输出端，所述数字滤波器被配置成对所述第一斩波电路的混合积和由所述Σ-Λ调制器所生成的量化噪声进行滤波； 数字极性反相器，其被配置成以所述第一频率使所述数字滤波输出端的极性反转；以及 抽取滤波器，其被耦合到所述数字极性转换器的输出端，所述抽取滤波器被配置成以输出采样频率产生所述A/D转换器的多位输出。
12.根据权利要求11所述的A/D转换器，其中，所述数字滤波器包括低通滤波器。
13.根据权利要求11所述的A/D转换器，其中，所述第一频率大于所述输出采样频率。
14.根据权利要求11所述的A/D转换器，其中，所述A/D转换器是准DC转换器。
15.根据权利要求11所述的A/D转换器，其中，所述A/D转换器被布置在半导体衬底上。
16.一种执行A/D转换的方法，所述方法包括: 通过第一频率对所述A/D的输入进行上变频以形成上变频的模拟输入；由所述上变频的模拟输入生成过采样数字输出； 对通过所述上变频从所述过采样数字输出所生成的混合积进行滤波以形成滤波的过采样数字信号； 通过所述第一频率对所述滤波的过采样数字信号进行下变频以形成下变频的滤波的过采样数字信号；以及 对所述下变频的滤波的过采样数字信号进行抽取以形成多位输出。
17.根据权利要求16所述的方法，其中: 上变频包括在第一相位下将所述A/D的所述输入乘以所述第一频率的方波；并且对所述滤波的过采样数字信号进行下变频包括在第二相位下以所述第一频率改变所述滤波的过采样数字信号的极性。
18.根据权利要求17所述的方法，进一步包括相对于所述第一相位延迟所述第二相位。
19.根据权利要求18所述的方法，其中，相对于所述第一相位延迟所述第二相位包括延迟所述第二相位以补偿由对所述混合积进行滤波所引起的相位延迟。
20.根据权利要求16所述的方法，其中，对所述混合积进行滤波包括在数字域中应用低通滤波函数。
21.根据权利要求16所述的方法，其中，由所述上变频的模拟输入生成所述过采样数字输出包括使用Σ-Λ调制器。
【文档编号】H03M1/06GK103516360SQ201310243241
【公开日】2014年1月15日 申请日期:2013年6月19日 优先权日:2012年6月19日
【发明者】A.阿尔巴纳, J.L.切巴洛斯, C.赖因德尔 申请人:英飞凌科技股份有限公司