Cmos下变频混频器的制造方法
【专利摘要】本发明公开了一种CMOS下变频混频器，包括射频差分输入电路和开关电路，开关电路的正相和反相输出端和电源电压之间连接有由电阻和PMOS管并联形成的负载电路，负载电路的PMOS管的栅极都连接由控制电压从而能调节负载电路的负载阻抗。射频差分输入电路的两个NMOS跨导管的漏极都分别连接一恒流源，源极共同连接一LC并联电路。本发明能提高增益并实现增益可调，能提高线性度和噪声性能，能降低工作电压。
【专利说明】CMOS下变频混频器
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种CMOS下变频混频器。
【背景技术】
[0002]无线收发机射频(RF)前端在本质上主要完成频率变换的功能，接收机射频前端将接收到的射频信号转换成基带信号，而发射机射频前端将要发射的基带信号转换成射频信号，频率转换功能由混频器完成。混频器是射频前端电路中的重要模块，它一种非线性电路，依靠电路本身的非线性来完成频率转换功能。下变频混频器把一个接收到的RF信号变换成一个较低的频率，称为中频(IF)。可见乘法产生了在输入信号的频率和处与频率差处的输出信号，它们的幅值正比于RF和本振信号(LO)幅值的乘积。因此，如果LO幅值不变，那么在RF信号中任何幅值调制都传递给了 IF信号。
[0003]双极型双平衡混频器(Gilbert乘法器)拥有较好的LO-RF、RF-1F、LO-1F端口隔离，因此在设计中常采用此结构。图1是现有CMOS Gilbert下变频混频器的电路图；Gilbert乘法器包括:
[0004]由NMOS管101和NMOS管102组成的射频差分输入电路，NMOS管101和NMOS管102的源极连接在一起并和由NMOS管103组成的电流源连接在一起。NMOS管101和NMOS管102的栅极分别连接一个差分射频电压信号RFP或RFN。NMOS管103的源极接地，栅极接偏置电压Vbiasn。射频差分输入电路分别在NMOS管101和NMOS管102的漏极产生包含射频电压信号RFP或RFN的频率的射频电流信号。
[0005]由NMOS管104、NM0S管105、NM0S管106和NMOS管107组成的开关电路，NMOS管104和NMOS管105的源极都和NMOS管101的漏极相连，NMOS管106和NMOS管107的源极都和NMOS管102的漏极相连，NMOS管104和NMOS管107的栅极都接一个差分本振信号LOPjNMOS管105和NMOS管106的栅极都接另一个差分本振信号LON。NMOS管104和NMOS管106的漏极相连并作为一个差分中频信号IFP的输出端，NMOS管105和NMOS管107的漏极相连并作为另一个差分中频信号IFN的输出端。NMOS管104和NMOS管106的漏极和电源之间还连接有负载，NMOS管105和NMOS管107的漏极和电源之间还连接有负载。差分中频信号的频率为差分本振信号和差分射频电压信号的频率差。
[0006]如图1所示的现有CMOS Gilbert下变频混频器相比较单平衡混频器而言，隔离性能良好，尤其是本振至中频端口的隔离性能有所改进，另外是线性范围较大，但随着工艺的进一步发展及应用领域的拓展，对混频器的性能提出了更多的应用需求，客观上要求更高性能的混频器。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种CMOS下变频混频器，能提高增益并实现增益可调，能提高线性度和噪声性能，能降低工作电压。
[0008]为解决上述技术问题，本发明提供的CMOS下变频混频器包括:
[0009]射频差分输入电路，包括第一 NMOS管和第二 NMOS管，所述第一 NMOS管和所述第二 NMOS管的栅极作为两个射频输入端并分别连接两个差分射频电压信号，所述第一 NMOS管和所述第二 NMOS管的源极连接在一起，所述第一 NMOS管和所述第二 NMOS管的漏极作为所述射频差分输入电路的两个输出端并分别输出和所述差分射频电压信号频率相同的两路差分射频电流信号。
[0010]开关电路，所述开关电路包括两个对称且为全差分结构的第一开关支路和第二开关支路，所述第一开关支路和所述第二开关支路的控制端都分别连接两个差分本振信号，所述第一开关支路的输入端连接所述第一 NMOS管的漏极、所述第二开关支路的输入端连接所述第二 NMOS管的漏极，所述第一开关支路和所述第二开关支路的正相输出端连接在一起并输出差分中频电压信号的正相信号，所述第一开关支路和所述第二开关支路的反相输出端连接在一起并输出差分中频电压信号的反相信号。
[0011]所述第一开关支路和所述第二开关支路的正相输出端和电源电压之间连接有第一负载电路，所述第一开关支路和所述第二开关支路的反相输出端和电源电压之间有第二负载电路。
[0012]所述第一负载电路由第一电阻和第一 PMOS管并联而成，所述第一电阻和所述第一PMOS管的漏极连接并接两个所述开关支路的正相输出端，所述第一电阻和所述第一PMOS管的源极连接并接电源电压。
[0013]所述第二负载电路由第二电阻和第二 PMOS管并联而成，所述第二电阻和所述第二PMOS管的漏极连接并接两个所述开关支路的反相输出端，所述第二电阻和所述第二PMOS管的源极连接并接电源电压。
[0014]所述第一电阻和所述第二电阻的阻值相同，所述第一 PMOS管和所述第二 PMOS管的结构相同，所述第一 PMOS管和所述第二 PMOS管的栅极都连接第一控制电压，通过调节所述第一控制电压的大小调节所述第一负载电路和所述第二负载电路的负载大小，实现所述CMOS下变频混频器的增益调节。
[0015]进一步改进是，CMOS下变频混频器还包括:第一恒流源，连接在所述第一 NMOS管的漏极和电源电压之间，所述第一恒流源用于对所述第一 NMOS管的直流进行泄放，减小所述第一开关支路电流；第二恒流源，连接在所述第二 NMOS管的漏极和电源电压之间；所述第二恒流源用于对所述第二 NMOS管的直流进行泄放，减小所述第二开关支路电流。
[0016]进一步改进是，所述第一恒流源由第三PMOS管组成，所述第三PMOS管的漏极连接所述第一 NMOS管的漏极，所述第三PMOS管的源极连接电源电压；所述第二恒流源由第四PMOS管组成，所述第四PMOS管的漏极连接所述第二 NMOS管的漏极，所述第四PMOS管的源极连接电源电压；所述第三PMOS管和所述第四PMOS管的栅极连接相同的偏置电压。
[0017]进一步改进是，所述射频差分输入电路还包括一 LC并联电路，所述LC并联电路由第一电容和第一电感并联而成，所述第一电容和所述第一电感的第一端连接在一起且连接所述第一 NMOS管和所述第二 NMOS管的源极，所述第一电容和所述第一电感的第二端连接在一起且接地。
[0018]进一步改进是，所述开关电路包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS 管。
[0019]所述第一开关支路由所述第三NMOS管和所述第四NMOS管组成，所述第二开关支路由所述第五NMOS管和所述第六NMOS管组成。
[0020]所述第三NMOS管和所述第四NMOS管的源极相连接并连接所述第一 NMOS管的漏极；所述第五NMOS管和所述第六NMOS管的源极相连接并连接所述第二 NMOS管的漏极；所述第三NMOS管和所述第四NMOS管的源极作为所述第一开关支路的输入端，所述第五NMOS管和所述第六NMOS管的源极作为所述第二开关支路的输入端。
[0021]所述第三NMOS管和所述第六NMOS管的栅极都连接相同的一个所述差分本振信号，所述第四NMOS管和所述第五NMOS管的栅极都连接相同的另一个所述差分本振信号；所述第三NMOS管和所述第四NMOS管的栅极组成所述第一开关支路的控制端，所述第五NMOS管和所述第六NMOS管的栅极组成所述第二开关支路的控制端。
[0022]所述第三NMOS管和所述第五NMOS管的漏极连接在一起并输出所述差分中频电压信号的正相信号，所述第四NMOS管和所述第六NMOS管的漏极连接在一起并输出所述差分中频电压信号的反相信号；所述第三NMOS管和所述第五NMOS管的漏极分别作为所述第一开关支路和所述第二开关支路的正相输出端，所述第四NMOS管和所述第六NMOS管的漏极分别作为所述第一开关支路和所述第二开关支路的反相输出端。
[0023]本发明能取得如下有益效果:
[0024]1、本发明通过由电阻和PMOS管并联形成的第一负载电路和第二负载电路的设置，能够通过设置于PMOS管的栅极上的第一控制电压来调节PMOS管的工作状态和电阻值，从而能调节整个第一负载电路或第二负载电路的电阻值，从而实现电路的增益可调。
[0025]2、本发明通过第一恒流源和第二恒流源的设置，能够在射频差分输入电路的两个NMOS管的电流不变的条件下，减少开关电路的各晶体管的电流，从而能够减少开关电路的本振信号的过驱动电压，从而能有效提高电路的电压转换增益并提升电路的净空电压。
[0026]3、本发明通过LC并联电路的设置，能够提供较高的射频阻抗从而能提高电路的线性度，同时LC并联电路不消耗额外的直流压降并且不引入显著的噪声，从而能提高电路的噪声性能，并能降低电路的工作电压。
【专利附图】
【附图说明】
[0027]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0028]图1是现有双极型双平衡CMOS下变频混频器的电路图；
[0029]图2是本发明实施例CMOS下变频混频器的电路图。
【具体实施方式】
[0030]如图2所示，是本发明实施例CMOS下变频混频器的电路图，本发明实施例CMOS下变频混频器包括:
[0031]射频差分输入电路，由第一 NMOS管MNl和第二 NMOS管MN2组成，所述第一 NMOS管MNl和所述第二 NMOS管MN2的栅极作为两个射频输入端并分别连接两个差分射频电压信号RFP和RFN，所述第一 NMOS管MNl和所述第二 NMOS管MN2的源极连接在一起，所述第一NMOS管丽I和所述第二 NMOS管丽2的漏极作为所述射频差分输入电路的两个输出端并分别输出和所述差分射频电压信号RFP和RFN频率相同的两路差分射频电流信号。
[0032]所述射频差分输入电路还包括一 LC并联电路，所述LC并联电路由第一电容C和第一电感L并联而成，所述第一电容C和所述第一电感L的第一端连接在一起且连接所述第一 NMOS管丽I和所述第二 NMOS管丽2的源极，所述第一电容C和所述第一电感L的第二端连接在一起且接地。
[0033]开关电路，所述开关电路包括两个对称且为全差分结构的第一开关支路和第二开关支路。所述第一开关支路由第三NMOS管MN3和第四NMOS管MN4组成，所述第二开关支路由第五NMOS管MN5和第六NMOS管MN6组成。
[0034]所述第三匪OS管丽3和所述第四NMOS管MN4的源极相连接并连接所述第一 NMOS管MNl的漏极；所述第五NMOS管MN5和所述第六NMOS管MN6的源极相连接并连接所述第二 NMOS管MN2的漏极；所述第三NMOS管MN3和所述第四NMOS管MN4的源极作为所述第一开关支路的输入端，所述第五NMOS管MN5和所述第六NMOS管MN6的源极作为所述第二开关支路的输入端。
[0035]所述第三NMOS管MN3和所述第六NMOS管MN6的栅极都连接相同的一个所述差分本振信号L0P，所述第四NMOS管MN4和所述第五NMOS管MN5的栅极都连接相同的另一个所述差分本振信号LON ;所述第三NMOS管MN3和所述第四NMOS管MN4的栅极组成所述第一开关支路的控制端，所述第五NMOS管MN5和所述第六NMOS管MN6的栅极组成所述第二开关支路的控制端。
[0036]所述第三NMOS管丽3和所述第五NMOS管丽5的漏极连接在一起并输出所述差分中频电压信号的正相信号IFP，所述第四NMOS管MN4和所述第六NMOS管MN6的漏极连接在一起并输出所述差分中频电压信号的反相信号IFN ;所述第三NMOS管MN3和所述第五NMOS管MN5的漏极分别作为所述第一开关支路和所述第二开关支路的正相输出端，所述第四NMOS管MN4和所述第六NMOS管MN6的漏极分别作为所述第一开关支路和所述第二开关支路的反相输出端。
[0037]所述第一开关支路和所述第二开关支路的正相输出端和电源电压AVDD之间连接有第一负载电路，所述第一开关支路和所述第二开关支路的反相输出端和电源电压AVDD之间有第二负载电路。
[0038]所述第一负载电路由第一电阻RLl和第一 PMOS管MPl并联而成，所述第一电阻RLl和所述第一 PMOS管MPl的漏极连接并接两个所述开关支路的正相输出端，所述第一电阻RLl和所述第一 PMOS管MPl的源极连接并接电源电压AVDD。
[0039]所述第二负载电路由第二电阻RL2和第二 PMOS管MP2并联而成，所述第二电阻RL2和所述第二 PMOS管MP2的漏极连接并接两个所述开关支路的反相输出端，所述第二电阻RL2和所述第二 PMOS管MP2的源极连接并接电源电压AVDD。
[0040]所述第一电阻RLl和所述第二电阻RL2的阻值相同，所述第一 PMOS管MPl和所述第二 PMOS管MP2的结构相同，所述第一 PMOS管MPl和所述第二 PMOS管MP2的栅极都连接第一控制电压Vc，所述第一控制电压Vc能够控制所述第一 PMOS管MPl和所述第二 PMOS管MP2的工作状态和电阻大小，所以通过调节所述第一控制电压Vc的大小能够调节所述第一负载电路和所述第二负载电路的负载大小，实现所述CMOS下变频混频器的增益调节。
[0041 ] CMOS下变频混频器还包括:第一恒流源，连接在所述第一 NMOS管丽I的漏极和电源电压AVDD之间，所述第一恒流源用于对所述第一 NMOS管MNl的直流进行泄放，减小所述第一开关支路电流；第二恒流源，连接在所述第二 NMOS管丽2的漏极和电源电压AVDD之间；所述第二恒流源用于对所述第二 NMOS管MN2的直流进行泄放，减小所述第二开关支路电流。较佳为，所述第一恒流源由第三PMOS管MP3组成，所述第三PMOS管MP3的漏极连接所述第一 NMOS管MNl的漏极，所述第三PMOS管MP3的源极连接电源电压AVDD ;所述第二恒流源由第四PMOS管MP4组成，所述第四PMOS管MP4的漏极连接所述第二 NMOS管MN2的漏极，所述第四PMOS管MP4的源极连接电源电压AVDD ;所述第三PMOS管MP3和所述第四PMOS管MP4的栅极连接相同的偏置电压。
[0042]混频器是射频前端电路中的重要模块，它是一种非线性电路，依靠电路本身的非线性来完成频率转换功能。下变频混频器把一个接收到的射频(RF)信号变换成一个频率较低的中频(IF)信号。中频信号的幅值正比于RF信号和本振(LO)信号幅值的乘积。因此，如果LO信号幅值不变，那么在RF信号中任何幅值调制都传递给了 IF信号。基于乘法功能的混频器通常性能较好，另外因为将混频器的两路输入和一路输出分别连接至三个端口，所以三个信号即RF、L0、IF信号间的隔离度较好。由于CMOS可以较好的工作于开关状态，可以实现基于开关的性能优异的乘法器。假定本振驱动的晶体管工作在完全的开关切换状态，那么可以得到混频器的转换增益。基于上述假设，本发明实施例中差分输出电流可以认为是第一 NMOS管丽I和第二 NMOS管丽2的漏电流乘以单位幅度方波的结果。如果输出端接有负载电阻RL，那么电压转换增益为
9Jl ( V - J/)
[0043]AV - (二)(1- ' ^
ππ￥10{I ；
[0044]通过公式(I)可知，如果要提高混频器的增益，可以提高跨导射频输入管即第一NMOS管丽I和第二 NMOS管丽2的跨导gm、负载电阻RL、本振信号幅度Vuj，减小开关管即第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的过驱动电压即(Vgs-Vt)sw。但是提高跨导8_?需要消耗功耗，电流增大会影响噪声；本振信号的幅度Vuj过大，对开关管对即第一开关支路或第二开关支路的共源节点的寄生电容充放电，大的本振信号还容易引起泄漏，所以通过提高跨导gm和本振信号幅度Vw的方法来提高增益都产生不利影响。本发明实施例中通过提高由第三PMOS管M3和第四PMOS管M4组成的两个恒流源，在第一 NMOS管丽I和第二 NMOS管丽2电流不变的情况下，流过开关管对的电流减小，过驱动电压(Vgs-Vt)sw减小，而开关管的尺寸不变，寄生电容不变，这样在不造成大的寄生的情况下对改善增益有帮助，同时对缓解净空电压有利。
[0045]本发明实施例中更直接有效的方法是改变负载电阻RL的大小的方法来实现电压转换增益的调整，如图2中所示，本发明实施例中的负载电阻RL为第一负载电路和第二负载电路，其中所述第一负载电路由第一电阻RLl和第一 PMOS管MPl并联而成,第二负载电路由第二电阻RL2和第二 PMOS管MP2并联而成，通过调节所述第一 PMOS管MPl和所述第二PMOS管MP2的栅极连接的第一控制电压Ne，能够控制所述第一 PMOS管MPl和所述第二PMOS管MP2的工作状态和电阻大小，从而能够调节所述第一负载电路和所述第二负载电路的负载大小，实现所述CMOS下变频混频器的增益调节。
[0046]另外，本发明实施例中，射频差分输入电路还包括一 LC并联电路，LC并联电路能提高射频阻抗从而提高线性度同时不消耗额外的直流压降并且不引入显著的噪声。
[0047]较之传统的Gilbert混频器，本发明实施例电路对电源电压要求降低，提供了可变的增益选择，同时实现了较好的线性度及噪声性能。
[0048]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种CMOS下变频混频器，其特征在于，包括: 射频差分输入电路，包括第一 NMOS管和第二 NMOS管；所述第一 NMOS管和所述第二NMOS管的栅极作为两个射频输入端并分别连接两个差分射频电压信号，所述第一 NMOS管和所述第二 NMOS管的源极连接在一起，所述第一 NMOS管和所述第二 NMOS管的漏极作为所述射频差分输入电路的两个输出端并分别输出和所述差分射频电压信号频率相同的两路差分射频电流信号； 开关电路，所述开关电路包括两个对称且为全差分结构的第一开关支路和第二开关支路，所述第一开关支路和所述第二开关支路的控制端都分别连接两个差分本振信号，所述第一开关支路的输入端连接所述第一 NMOS管的漏极、所述第二开关支路的输入端连接所述第二 NMOS管的漏极，所述第一开关支路和所述第二开关支路的正相输出端连接在一起并输出差分中频电压信号的正相信号，所述第一开关支路和所述第二开关支路的反相输出端连接在一起并输出差分中频电压信号的反相信号； 所述第一开关支路和所述第二开关支路的正相输出端和电源电压之间连接有第一负载电路，所述第一开关支路和所述第二开关支路的反相输出端和电源电压之间有第二负载电路； 所述第一负载电路由第一电阻和第一 PMOS管并联而成,所述第一电阻和所述第一PMOS管的漏极连接并接两个所述开关支路的正相输出端，所述第一电阻和所述第一 PMOS管的源极连接并接电源电压； 所述第二负载电路由第二电阻和第二 PMOS管并联而成，所述第二电阻和所述第二PMOS管的漏极连接并接两个所述开关支路的反相输出端，所述第二电阻和所述第二 PMOS管的源极连接并接电源电压； 所述第一电阻和所述第二电阻的阻值相同，所述第一 PMOS管和所述第二 PMOS管的结构相同，所述第一 PMOS管和所述第二 PMOS管的栅极都连接第一控制电压，通过调节所述第一控制电压的大小调节所述第一负载电路和所述第二负载电路的负载大小，实现所述CMOS下变频混频器的增益调节。
2.如权利要求1所述的CMOS下变频混频器，其特征在于，还包括: 第一恒流源，连接在所述第一 NMOS管的漏极和电源电压之间，所述第一恒流源用于对所述第一 NMOS管的直流进行泄放，减小所述第一开关支路电流； 第二恒流源，连接在所述第二 NMOS管的漏极和电源电压之间；所述第二恒流源用于对所述第二 NMOS管的直流进行泄放，减小所述第二开关支路电流。
3.如权利要求2所述的CMOS下变频混频器，其特征在于: 所述第一恒流源由第三PMOS管组成，所述第三PMOS管的漏极连接所述第一 NMOS管的漏极，所述第三PMOS管的源极连接电源电压； 所述第二恒流源由第四PMOS管组成，所述第四PMOS管的漏极连接所述第二 NMOS管的漏极，所述第四PMOS管的源极连接电源电压； 所述第三PMOS管和所述第四PMOS管的栅极连接相同的偏置电压。
4.如权利要求1所述的CMOS下变频混频器，其特征在于:所述射频差分输入电路还包括一 LC并联电路，所述LC并联电路由第一电容和第一电感并联而成，所述第一电容和所述第一电感的第一端连接在一起且连接所述第一 NMOS管和所述第二 NMOS管的源极，所述第一电容和所述第一电感的第二端连接在一起且接地。
5.如权利要求1所述的CMOS下变频混频器，其特征在于:所述开关电路包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管； 所述第一开关支路由所述第三NMOS管和所述第四NMOS管组成，所述第二开关支路由所述第五NMOS管和所述第六NMOS管组成； 所述第三NMOS管和所述第四NMOS管的源极相连接并连接所述第一 NMOS管的漏极；所述第五NMOS管和所述第六NMOS管的源极相连接并连接所述第二 NMOS管的漏极；所述第三NMOS管和所述第四NMOS管的源极作为所述第一开关支路的输入端，所述第五NMOS管和所述第六NMOS管的源极作为所述第二开关支路的输入端； 所述第三NMOS管和所述第六NMOS管的栅极都连接相同的一个所述差分本振信号，所述第四NMOS管和所述第五NMOS管的栅极都连接相同的另一个所述差分本振信号；所述第三NMOS管和所述第四NMOS管的栅极组成所述第一开关支路的控制端，所述第五NMOS管和所述第六NMOS管的栅极组成所述第二开关支路的控制端； 所述第三NMOS管和所述第五NMOS管的漏极连接在一起并输出所述差分中频电压信号的正相信号，所述第四NMOS管和所述第六NMOS管的漏极连接在一起并输出所述差分中频电压信号的反相信号；所述第三NMOS管和所述第五NMOS管的漏极分别作为所述第一开关支路和所述第二开关支路的正相输出端，所述第四NMOS管和所述第六NMOS管的漏极分别作为所述第一开关支路和所述第二开关支路的反相输出端。
【文档编号】H03D7/12GK104242825SQ201310237459
【公开日】2014年12月24日 申请日期:2013年6月17日 优先权日:2013年6月17日
【发明者】刘国军, 朱红卫, 赵郁炜 申请人:上海华虹宏力半导体制造有限公司