高速模数转换器的数字后台校准方法
【专利摘要】本发明提供了一种高速模数转换器的数字后台校准方法，包括：同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配；后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码。本发明保留高速模数转换器的转换速度，实现高速度的模数信号转换，同时降低高性能高功耗模拟电路的使用范围和复杂度。
【专利说明】高速模数转换器的数字后台校准方法
【技术领域】
[0001] 本发明涉及模数转换【技术领域】，尤其涉及一种高速模数转换器的数字后台校准方 法。
【背景技术】
[0002] 高性能模数转换器广泛应用于各式生物医疗电子和智能移动电子设备。传统模数 转换器性能受模拟电路系统自身的制约。通常高精度电路需要大增益放大器和大采样负载 电容，但高速电路需要大带宽放大器和小负载电容，低功耗电路需要小电容和低带宽放大 器。而放大器设计性能中，高增益和高带宽又是矛盾的量，需要互相折中，或者兼顾两者需 要以超大的功耗作为代价才能实现。且模拟信号自身抗干扰能力弱，易受环境波动影响。总 之模拟系统受制于自身设计思路的各种先天缺陷。
[0003] 作为物理世界与电路世界的桥梁，模拟系统自身性质决定它对环境和工艺变化极 其敏感。工艺微小的偏差都将导致模拟系统性能剧烈的恶化。以14bit (比特）128M (兆） 的pipeline ADC (流水线型模数转换器）为例，时钟路径的静态不匹配和时钟负载的区域 差异会导致采样时钟偏差。对于此高性能ADC来说，仅100皮秒的时钟偏差便会导致量化 出现错误或失码。MDAC (乘法数模转换器)采样电容与反馈电容失配高于0.1%便会导致有 效位数从12位急剧下降到6位。Pipeline (流水线）首级放大器低频增益需高于90db，单 位增益带宽高于2. 7Ghz，相位裕度大于60°，以保证稳定。为同时满足这些指标不仅需要 采用新型的放大器技术(如增益增强型放大器和跨导加倍技术)，而且还需满足放大器设计 中的大摆幅，低噪声，高线性度等要求。电路复杂度剧增，所需功耗极大，受工艺失配影响也 更难以预知。同时高速高精度模数转换器也已面临设计极限。放大器性能约束，时钟变化， 工艺波动等都对其造成极大限制。各种约束模型包括如下：
[0004] 放大器有限带宽、放大器有限增益；
[0005] 放大器失调电压，失调电流；
[0006] 采样电容与反馈电容失配，寄生效应；
[0007] 另外放大器转换曲线的影响，导致传输曲线出现各种线性和非线性误差；
[0008] 流水线级噪声电压的累积，则直接限制可量化信号的有效精度。
[0009] 为突破模拟系统设计的固有极限，数模混合片上系统设计中，开始更多的考虑用 数字的方式修正模拟系统中存在的诸多问题。因此较多数字电路和较少模拟电路的混合设 计思路成为未来SOC (System on Chip,系统级芯片）设计发展的方向。
【发明内容】
[0010] 本发明的主要目的在于提供一种高速模数转换器的数字后台校准方法，保留高速 模数转换器的转换速度，实现高速度的模数信号转换，同时降低高性能高功耗模拟电路的 使用范围和复杂度。
[0011] 本发明提供了一种高速模数转换器的数字后台校准方法，包括：
[0012] 同步匹配步骤：同步电路将高速模数转换器输出的原始数字转换信号与Λ-Σ型 模数转换器输出的参考数字转换信号进行同步匹配；
[0013] 迭代步骤：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法， 对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Λ-Σ型模数转换 器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；
[0014] 校准步骤：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系 数矩阵卷积，得到校准后的数字信号编码。
[0015] 实施时，迭代步骤进一步包括：
[0016] 后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同 步匹配后的高速模数转换器输出的原始数字转换信号和Λ-Σ型模数转换器输出的参考 数字转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索 方向和步长尺度，通过迭代获得具有最优权重的系数矩阵。
[0017] 实施时，在所述变步长最小均方误差迭代算法中，迭代梯度由所述原始数字转换 信号和误差信号的互相关函数产生，迭代步长由该误差信号的自相关函数构成；所述误差 信号是参考信号与输入信号的向量形式的差值信号。
[0018] 实施时，所述高速模数转换器的迭代误差小于所述高速模数转换器的最小量化精 度。
[0019] 实施时，在同步匹配步骤之前还包括：所述Λ-Σ型模数转换器通过过采样噪声 调制整形产生所述参考数字转换信号。
[0020] 实施时，同步匹配步骤进一步包括：分频同步电路将高速模数转换器输出的原始 数字转换信号与Λ-Σ型模数转换器输出的参考数字转换信号进行同步匹配，以保证所述 原始数据转换信号和所述参考数字转换信号进行离散傅里叶逆变换时变换区间的长度一 致。
[0021] 实施时，分频同步电路将高速模数转换器输出的原始数字转换信号与Λ-Σ型模 数转换器输出的参考数字转换信号进行同步匹配步骤包括：分频同步电路以等间隔采样比 率采样所述参考数字转换信号，所述间隔比率等于所述高速模数转换器的采样频率与所述 Δ-Σ型模数转换器的采样频率之比。
[0022] 本发明所述的高速模数转换器的数字后台校准方法，基于有限点高精度信号与有 限点低精度信号的点到点关系，求解有限数据量下输入信号与输出转换码子一一对应的映 射条件，构建信号模型的相关性矩阵函数，进而推导满足于从有限点信号到无限点信号校 准的扩展算法。采用自适应格型线性组合器构建相关函数，用少量来源于A-SADC的高精 度信号作为参考，建立MVSS-LMS梯度搜索算法逼近最佳相关函数权重系数的迭代算法，获 得满足任一点数据校准的最佳权重系数矩阵。经误差系统量化的原始错误编码与系数矩阵 卷积，得出最终校准之后的高精度数字信号编码。
【专利附图】
【附图说明】
[0023] 图1是常规自适应横向滤波器的原理示意图；
[0024] 图2是本发明采用的后向型全极点格型自适应滤波器的原理示意图；
[0025] 图3是本发明采用的流水线型ADC的结构示意图；
[0026] 图3A是该流水线型ADC的第i级流水线转换电路的结构示意图；
[0027] 图4是本发明实施例所述的高速模数转换器的数字后台校准方法。
【具体实施方式】
[0028] 基于有限点高精度信号与有限点低精度信号的点到点关系，求解有限数据量下输 入信号与输出转换码子对应的映射条件，构建信号模型的相关性矩阵函数，进而推导满足 于从有限点信号到无限点信号校准的扩展算法。通常，需校准低精度信号的最后几位数据 已经被噪声淹没或受误差信号影响较大已失真，而校准后高精度信号真实地反映了输入原 始信号与所需精度转换数字码，校准的数学问题就是确定映射关系的问题，数据校准算法 的核心是建立多重映射准则的系数矩阵以实现有限点采样满足无限点精度的要求。
[0029] 本发明采用的后向型全极点格型适应滤波器的优点是适用于一般时域离散系统， 对数字电路位宽有限字长效应比较不敏感，适合递推算法，收敛速度快，且滤波器阶数易改 变，在变化的环境下可动态选择最佳阶数，利于节省面积降低功耗和数字电路复杂度，模块 化结构便于高速并行处理。且各阶后向预测误差相互正交，即前后级间不存在耦合效应，不 受相关噪声耦合干扰。而现有的一般后向型零极点混合格型自适应滤波器存在二维权重向 量，变量数目较多，收敛难度大。
[0030] 本发明采用的变步长MVSS-LMS (基于误差相关性的变步长最小均方）梯度搜索算 法扩大了输入信号动态范围，具有更好的收敛性和误差跟踪性，在初始收敛阶段或未知系 统参数发生变化时，使用大步长调整，以便有较快的收敛速度；在算法逼近收敛后保持小步 长，以达到很小的稳态失调误差。不仅提高迭代速度，同时保证有效的时变误差跟踪能力， 利于高通用性校准电路设计。
[0031] 本发明所述的高速模数转换器的数字后台校准方法，用数字信号自适应处理的思 路消除模拟信号域内形式各异的线性及非线性误差；即便在模拟域内真实信号已经面目全 非，本发明所述的高速模数转换器的数字后台校准方法依然可以在数字域内将被噪声和误 差信号淹没的真实信号还原，并建立与输入信号一一对应的转换编码，实现高精度模数信 号转换；保留高速模数转换器的转换速度，实现高速度的模数信号转换；同时降低高性能 高功耗模拟电路的使用范围和复杂度，用数字电路辅助提升系统电路性能指标，极大降低 系统功耗。
[0032] 图1是常规自适应横向滤波器的原理示意图，其中，xk为校准前信号中的第k个 数据，d k为参考信号中的第k个数据，yk为校准后信号，Z"为Z域运算符，实际电路中对应 一个时间单位的信号延迟， ω(ι、ωι、ωη为权重系数，随机信号的引入可令滤波器传输函数 ·ττ?ζ 矩阵为严格正定阵，ek为误差信号，图中Σ为加法器。大其中，在图1中， Jy N表示自适应横向滤波器采集到的数据的个数，η是权重的阶数或者个数，也就是自适应横 向滤波器的阶数，k和η是正整数。
[0033] 图2是本发明采用的后向型全极点格型自适应滤波器的原理示意图，其中，ε ,为 误差信号，xk为校准前信号，dk为参考信号，f为Ζ域运算符，Vi、Vi-1、Vi-2为第二维权 重向量，cog、〇^_ 2都为权重系数，Σ为加法器。
[0034] 一般的后向型全极点格型自适应滤波器的传输函数为：
[0035]
【权利要求】
1. 一种高速模数转换器的数字后台校准方法，其特征在于，包括： 同步匹配步骤：同步电路将高速模数转换器输出的原始数字转换信号与Λ-Σ型模数 转换器输出的参考数字转换信号进行同步匹配； 迭代步骤：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经 过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Λ-Σ型模数转换器输 出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵； 校准步骤：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩 阵卷积，得到校准后的数字信号编码。
2. 如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，迭代步骤 进一步包括： 后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同步匹 配后的高速模数转换器输出的原始数字转换信号和Λ-Σ型模数转换器输出的参考数字 转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索方向 和步长尺度，通过迭代获得具有最优权重的系数矩阵。
3. 如权利要求2所述的高速模数转换器的数字后台校准方法，其特征在于，在所述变 步长最小均方误差迭代算法中，迭代梯度由所述原始数字转换信号和误差信号的互相关函 数产生，迭代步长由该误差信号的自相关函数构成；所述误差信号是参考信号与输入信号 的向量形式的差值信号。
4. 如权利要求3所述的高速模数转换器的数字后台校准方法，其特征在于，所述高速 模数转换器的迭代误差小于所述高速模数转换器的最小量化精度。
5. 如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，在同步匹 配步骤之前还包括：所述Λ-Σ型模数转换器通过过采样噪声调制整形产生所述参考数字 转换信号。
6. 如权利要求1所述的高速模数转换器的数字后台校准方法，其特征在于，同步匹配 步骤进一步包括：分频同步电路将高速模数转换器输出的原始数字转换信号与Λ-Σ型模 数转换器输出的参考数字转换信号进行同步匹配，以保证所述原始数据转换信号和所述参 考数字转换信号进行离散傅里叶逆变换时变换区间的长度一致。
7. 如权利要求6所述的高速模数转换器的数字后台校准方法，其特征在于，分频同步 电路将高速模数转换器输出的原始数字转换信号与Λ-Σ型模数转换器输出的参考数字 转换信号进行同步匹配步骤包括：分频同步电路以等间隔采样比率采样所述参考数字转换 信号，所述间隔比率等于所述高速模数转换器的采样频率与所述Λ-Σ型模数转换器的采 样频率之比。
【文档编号】H03M1/12GK104242933SQ201310370247
【公开日】2014年12月24日 申请日期:2013年8月22日 优先权日:2013年8月22日
【发明者】罗鹏, 杨银堂, 刘马良, 邓世杰, 朱樟明 申请人:西安电子科技大学