一种数字下变频器的制造方法
【专利摘要】本发明提供一种数字下变频器，包括依次相连的混频器、CIC抽取器、FIR滤波器；CIC抽取器包括依次相连的输入模块、积分器模块、抽取器模块、差分器模块、输出模块；FIR滤波器包括输入模块、乘法器模块、累加器模块、抽取器模块、输出模块。本发明结构简单、可靠性高，实用性强。
【专利说明】一种数字下变频器
【技术领域】
[0001]本发明属于通信【技术领域】，特别涉及一种数字下变频器。
【背景技术】
[0002]目前的数字下变频器大多结构复杂，电路连接繁琐，因而可靠性低，尤其是用于雷达系统的数字下变频器，需要更高的可靠性；且现有数字下变频器中的乘法器容易出现端口位宽超过18bit而无法运算的问题。
【发明内容】
[0003]针对【背景技术】存在的问题，本发明提供一种数字下变频器。
[0004]为解决上述技术问题，本发明采用如下技术方案。
[0005]一种数字下变频器，包括依次相连的混频器、CIC抽取器、FIR滤波器；CIC抽取器包括依次相连的输入模块、积分器模块、抽取器模块、差分器模块、输出模块；FIR滤波器包括输入模块、乘法器模块、累加器模块、抽取器模块、输出模块。
[0006]所述的乘法器模块包括两个级联的18bitX 18bit乘法器。
[0007]与现有技术相比，本发明具有结构简单、可靠性高的特点，且其利用两个18bi t X 18bit乘法器级联构造出3 lbit X 16bit的乘法器，解决了 一个端口位宽超过18bit时无法运算的问题，实用性强。
【专利附图】
【附图说明】
[0008]图1是本发明的结构简图。
[0009]图2是本发明中混频器的原理图。
[0010]图3是本发明中CIC抽取器的结构简图。
[0011]图4是本发明中FIR滤波器的结构简图。
[0012]图5是本发明FIR滤波器中乘法器的原理图。
【具体实施方式】
[0013]下面结合附图所示的实施例对本发明作进一步说明。
[0014]如附图所示，本发明包括依次相连的混频器、CIC抽取器、FIR滤波器；CIC抽取器包括依次相连的输入模块、积分器模块、抽取器模块、差分器模块、输出模块；FIR滤波器包括输入模块、乘法器模块、累加器模块、抽取器模块、输出模块；乘法器模块包括两个级联的18bitX18bit 乘法器。
[0015]使用时，本发明的输入信号及技术指标是:中频信号是中心频率为21.4MHz的窄带信号，带通采样率为160kHz，每通道每帧输入点数为70k (70X1024);总抽取倍数为224，每通道每帧输出点数为256 ;本发明的截止频率为180Hz，通带平坦度小于1.2dB,阻带衰减大于60dB ;混频器正余弦信号的中心频率、采样率均与中频信号相同；CIC抽取器的抽取倍数为112，级数为3，延时因子为1 ;FIR滤波器的抽取倍数为2，阶数为127。
【权利要求】
1.一种数字下变频器，其特征在于:包括依次相连的混频器、CIC抽取器、FIR滤波器；CIC抽取器包括依次相连的输入模块、积分器模块、抽取器模块、差分器模块、输出模块；FIR滤波器包括输入模块、乘法器模块、累加器模块、抽取器模块、输出模块。
2.根据权利要求1所述的数字下变频器，其特征在于:所述的乘法器模块包括两个级联的18bitX18bit乘法器。
【文档编号】H03D7/16GK103647513SQ201310720001
【公开日】2014年3月19日 申请日期:2013年12月24日 优先权日:2013年12月24日
【发明者】孔凡志, 叶声, 王少刚, 陆文斌, 谢洪磊, 王思超 申请人:苏州国越信息科技有限公司