一种熔丝修调电路的制作方法
【专利摘要】本实用新型公开了一种熔丝修调电路，包括开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块，修调模块包括PMOS管、第一电阻、熔丝、NMOS管、第二电阻以及D触发器，其中：PMOS管的源极与稳压电源连接，PMOS管的栅极与开关控制模块连接，PMOS管的漏极与第一电阻的一端连接，第一电阻的另一端与熔丝的一端连接，熔丝的另一端与NMOS管的源极连接，NMOS管的栅极与熔丝熔断控制模块连接，NMOS管的漏极接地，第二电阻的一端与NMOS管的源极连接，第二电阻的另一端接地，D触发器的CP端口与修调值载入模块连接，D端口与NMOS管的源极连接。通过以上公开内容，本实用新型能够在晶圆封装好后再进行修调，从而降低成本，并提高修调精度。
【专利说明】—种熔丝修调电路
【技术领域】
[0001]本实用新型涉及集成电路【技术领域】，特别是涉及一种熔丝修调电路。
【背景技术】
[0002]带基准的模拟芯片，通常都需要在生产出来后进行精确修调。修调就是根据客户的需要选择并固化芯片设计时集成的多个选项之一，通常是在晶元分割、封装前进行。
[0003]在晶圆封装前进行精确的修调需要使用昂贵的机台，并且修调需要较长的时间找到最优值，成本很高。尤其当芯片需要修调的值各不相同，封装前修调会造成很大的库存成本。
[0004]另外，在晶圆封装时，芯片切割和封装会对芯片的物理特性产生影响，造成修调好的基准在封装后会有偏差，达不到所要求的精度。
实用新型内容
[0005]本实用新型主要解决的技术问题是提供一种熔丝修调电路，能够在晶圆封装好后再进行修调，从而降低成本，并提高修调精度。
[0006]本实用新型为解决技术问题而采用的一个技术方案是:提供一种熔丝修调电路，包括开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块，修调模块包括PMOS管、第一电阻、熔丝、NMOS管、第二电阻以及D触发器，其中:PM0S管的源极与稳压电源连接，PMOS管的栅极与开关控制模块连接，PMOS管的漏极与第一电阻的一端连接，第一电阻的另一端与熔丝的一端连接，熔丝的另一端与NMOS管的源极连接，NMOS管的栅极与熔丝熔断控制模块连接，NMOS管的漏极接地，第二电阻的一端与NMOS管的源极连接，第二电阻的另一端接地，D触发器的CP端口与修调值载入模块连接，D端口与NMOS管的源极连接；在开关控制模块输出第一控制信号控制PMOS管的源极与漏极连接时:熔丝熔断控制模块输出第二控制信号控制NMOS管的源极与漏极连接，其中稳压电源的电压值以及第一电阻的电阻值设置为令熔丝烧断；或熔丝熔断控制模块输出第三控制信号控制NMOS管的源极与漏极断开，其中稳压电源的电压值、第一电阻的电阻值以及第二电阻的电阻值设置为令熔丝保持连通。
[0007]其中，在开关控制模块在开始输出第一控制信号控制PMOS管的源极与漏极连接时，修调值载入模块延迟一预定时间后输入具有上升沿的TTL脉冲信号至CP端口。
[0008]其中，第一控制信号、第二控制信号为TTL高电平，第三控制信号为TTL低电平。
[0009]其中，开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块封装于同一芯片中。
[0010]其中，熔丝为多晶熔丝。
[0011]其中，第一电阻的电阻值为100欧姆，第二电阻的电阻值为2000欧姆。
[0012]本实用新型的有益效果是:区别于现有技术，本实用新型所提供的熔丝修调电路通过设置具有特定电路连接关系的开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块，并通过限定各模块的信号输入或输出并进行相应处理，使得熔丝修调电路可在晶圆封装后进行修调，从而避免了在晶圆封装前进行调修，可有效降低成本，并提高修调精度。
【专利附图】
【附图说明】
[0013]图1是根据本实用新型一优选实施例的熔丝修调电路的电路结构图；
[0014]图2是在本实用新型优选实施例中第一控制信号与TTL脉冲信号的时序关系图。
【具体实施方式】
[0015]请参见图1，图1是根据本实用新型一优选实施例的熔丝修调电路的电路结构图。
[0016]如图1所示，本实用新型的熔丝修调电路包括开关控制模块20、修调值载入模块30、熔丝熔断控制模块40以及修调模块10。其中，修调模块10包括PM0S(positive channelMetal Oxide Semiconductor,P沟道金属氧化物半导体场效应晶体管)管P1、第一电阻R1、溶丝 103、NMOS (Negative channel Metal Oxide Semiconductor, N 沟道金属氧化物半导体)管N1、第二电阻R2以及D触发器101。
[0017]以上各模块的电路连接方式如下:PM0S管Pl的源极与稳压电源(未标示)连接，PMOS管Pl的栅极与开关控制模块20连接，PMOS管Pl的漏极与第一电阻Rl的一端连接，第一电阻Rl的另一端与熔丝103的一端连接，熔丝103的另一端与NMOS管NI的源极连接，NMOS管NI的栅极与熔丝熔断控制模块40连接，NMOS管NI的漏极接地，第二电阻R2的一端与NMOS管NI的源极连接，第二电阻R2的另一端接地，D触发器101的CP端口与修调值载入模块30连接，D端口与NMOS管NI的源极连接。
[0018]以下将结合图1在上述的电路架构的基础上对本实用新型的修调方法作出具体介绍。
[0019]请进一步参见图1,如图1所示:
[0020]在处于调修状态时，开关控制模块20输出第一控制信号控制PMOS管Pl的源极与漏极连接，此时熔丝熔断控制模块40可选择性地输出第二控制信号控制NMOS管NI的源极与漏极连接，或选择性地输出第三控制信号控制NMOS管NI的源极与漏极断开。
[0021]在NMOS管NI的源极与漏极连接时，稳压电源的电压值以及第一电阻Rl的电阻值设置为令熔丝103烧断。
[0022]在NMOS管NI的源极与漏极断开时，稳压电源的电压值、第一电阻Rl的电阻值以及第二电阻R2的电阻值设置为令熔丝103保持连通。
[0023]值得注意的是，为了获得上述的技术效果，第一电阻Rl的电阻值一般设置为较小值，例如在几十到几百欧姆之间，第二电阻R2的电阻值一般设置为较大值，例如在一千欧姆以上。优选地，第一电阻Rl的电阻值为100欧姆，第二电阻R2的电阻值为2000欧姆。
[0024]因此在熔丝熔断控制模块40可选择性地输出第一控制信号或第二控制信号中的一者后，熔丝103烧断或保持连通。修调状态结束。此后一直屏蔽熔丝熔断控制模块40，使其不再输出第一控制信号或第二控制信号。
[0025]在处于正常工作状态时，假设熔丝103烧断，那么在开关控制模块20输出第一控制信号控制PMOS管Pl的源极与漏极连接时，D触发器101的D端口通过第二电阻R2接地，此时D端口获取到低电平。
[0026]假设熔丝103保持连接，此时PMOS管P1、第一电阻R1、熔丝103以及第二电阻R2形成回路，由于第二电阻R2为大电阻值电阻，因此，经过分压后，D端口获取到高电平。
[0027]因此，请参见图2，图2是本实用新型优选实施例中第一控制信号与TTL脉冲信号的时序关系图。如图2所示，开关控制模块20在开始输出第一控制信号控制PMOS管Pl的源极与漏极连接时，修调值载入模块30可设置为延迟一预定时间T后输入具有上升沿的TTL (transistor-transistor logic,晶体管-晶体管逻辑集成电路)脉冲信号至CP端口。此时，经D触发器101的处理后，Q端口可获取到对应的TTL电平，其中该TTL电平即为目标修调值。
[0028]其中，设置预设时间T是为了保证在PMOS管Pl打开以使得D端口获取到电平值时TTL脉冲信号的上升沿才传输到D端口。从而保证Q端口获取到的TTL电平的准确性。
[0029]值得注意的是，上述的第一控制信号、第二控制信号为TTL高电平，第三控制信号为TTL低电平。上述的熔丝103可优选为多晶熔丝103。
[0030]并且，在本实用新型的优选实施例中，开关控制模块20、修调值载入模块30、熔丝熔断控制模块40以及修调模块10可封装于同一芯片中。
[0031]由于本实用新型所提供的熔丝修调电路通过设置具有特定电路连接关系的开关控制模块20、修调值载入模块30、熔丝熔断控制模块40以及修调模块10，并通过限定各模块的信号输入或输出并进行相应处理，使得熔丝修调电路可在晶圆封装后进行修调，从而避免了在晶圆封装前进行调修，可有效降低成本，并提高修调精度。
[0032]以上仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本实用新型的专利保护范围内。
【权利要求】
1.一种熔丝修调电路，其特征在于，包括开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块，所述修调模块包括PMOS管、第一电阻、熔丝、NMOS管、第二电阻以及D触发器，其中: 所述PMOS管的源极与稳压电源连接，所述PMOS管的栅极与所述开关控制模块连接，所述PMOS管的漏极与所述第一电阻的一端连接，所述第一电阻的另一端与所述熔丝的一端连接，所述熔丝的另一端与所述NMOS管的源极连接，所述NMOS管的栅极与所述熔丝熔断控制模块连接，所述NMOS管的漏极接地，所述第二电阻的一端与所述NMOS管的源极连接，所述第二电阻的另一端接地，所述D触发器的CP端口与所述修调值载入模块连接，D端口与所述NMOS管的源极连接； 在所述开关控制模块输出第一控制信号控制所述PMOS管的源极与漏极连接时:所述熔丝熔断控制模块输出第二控制信号控制所述PMOS管的源极与漏极连接，其中所述稳压电源的电压值以及所述第一电阻的电阻值设置为令所述熔丝烧断；或所述熔丝熔断控制模块输出第三控制信号控制所述PMOS管的源极与漏极断开，其中所述稳压电源的电压值、所述第一电阻的电阻值以及所述第二电阻的电阻值设置为令所述熔丝保持连通。
2.根据权利要求1所述的熔丝修调电路，其特征在于，在所述开关控制模块在开始输出所述第一控制信号控制所述PMOS管的源极与漏极连接时，所述修调值载入模块延迟一预定时间后输入具有上升沿的TTL脉冲信号至所述CP端口。
3.根据权利要求1所述的熔丝修调电路，其特征在于，所述第一控制信号、所述第二控制信号为TTL高电平，所述第三控制信号为TTL低电平。
4.根据权利要求1所述的熔丝修调电路，其特征在于，所述开关控制模块、所述修调值载入模块、所述熔丝熔断控制模块以及所述修调模块封装于同一芯片中。
5.根据权利要求1所述的熔丝修调电路，其特征在于，所述熔丝为多晶熔丝。
6.根据权利要求1所述的熔丝修调电路，其特征在于，所述第一电阻的电阻值为100欧姆，所述第二电阻的电阻值为2000欧姆。
【文档编号】H03K19/094GK203675091SQ201320719193
【公开日】2014年6月25日 申请日期:2013年11月14日 优先权日:2012年11月15日
【发明者】杨健, 赵建华 申请人:东莞赛微微电子有限公司