一种atca刀片上bmc芯片的二次复位电路的制作方法
【专利摘要】本实用新型提供一种ATCA刀片上BMC芯片的二次复位电路，该电路的电阻R1的一端与并联后的电容C1、电容C2和电阻R2连接，电阻R2和电阻R1的公共端连接三极管Q1的基极，电阻R2的另一端连接三极管Q1的发射极并接地，电容C3的上端与三极管Q1的集电极连接，电容C3的下端与三极管Q1的发射极连接，电容C3的上端与场效应管Q2的栅极连接，电容C3的下端与场效应管Q2的源极连接，场效应管Q2的漏极同时连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接电阻R3的上端，电阻R3的下端连接三极管Q1的集电极，该电路可以避免一次复位对芯片失效而使芯片不能正常工作的情况发生。
【专利说明】—种ATCA刀片上BMC芯片的二次复位电路
【技术领域】
[0001]本实用新型涉及一种复位电路，具体设计一种ATCA刀片上BMC芯片的二次复位电路。
【背景技术】
[0002]一般地，芯片都需要一个上电复位电路在上电瞬间复位芯片，来完成芯片上电瞬间的初始化，上电复位电路最常见的就是RC充电电路，RC充电电路上电后，电容C两端电压需要充电一段时间T后才能被芯片判决为高电平，在T之前电容C两端电压被判决为低电平，芯片处于复位状态，把这次复位称为一次复位。
[0003]一般情况下，芯片在一次复位后便进入工作状态，不会用到二次复位，但是有的芯片会对复位信号要求比较特殊，例如，要求在复位信号下降沿进入复位状态，在复位信号上升沿释放复位状态。一次复位是没有下降沿的，因此一次复位会失效，而二次复位的复位信号有下降沿。
[0004]不同的芯片可能对复位信号的脉冲要求不一样，而上电瞬间复位信号电平都是从低到高的变化，此种复位信号可能对某些芯片会失效，当芯片本身出现个体性的bug时，这种复位也会失效，而类似手动复位的复位脉冲是最可靠的。二次复位的复位脉冲跟手动复位脉冲一样，有两个信号边沿，在电路中设计一个上电二次复位电路可以避免一次复位对芯片失效而使芯片不能正常工作的情况发生。
实用新型内容
[0005]本实用新型提供一种ATCA刀片上BMC芯片的二次复位电路，以避免一次复位对芯片失效而使芯片不能正常工作的情况发生。
[0006]本实用新型的技术方案是:1 一种ATCA刀片上BMC芯片的二次复位电路，其特征在于:
[0007]所述电路包括电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电容Cl，电容C2，电容C3，三极管Ql和场效应管Q2 ；
[0008]电阻Rl的一端与并联后的电容Cl、电容C2和电阻R2连接，电阻R2和电阻Rl的公共端连接三极管Ql的基极，电阻R2的另一端连接三极管Ql的发射极并接地，电容C3的上端与三极管Ql的集电极连接，电容C3的下端与三极管Ql的发射极连接，电容C3的上端与场效应管Q2的栅极连接，电容C3的下端与场效应管Q2的源极连接，场效应管Q2的漏极同时连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接电阻R3的上端，电阻R3的下端连接三极管Ql的集电极。
[0009]优选的，所述电阻Rl的另一端与BMC芯片的Core电压P1V26_C0RE连接，BMC芯片的 Core 电压 P1V26_C0RE 值为 1.26V。
[0010]优选的，所述电阻R3和所述电阻R4的公共端连接BMC芯片的IO电压P3V3_BMC，BMC芯片的IO电压P3V3_BMC值为3.3V。[0011]优选的，所述电阻R5的另一端接BMC芯片的复位信号输入端BMC_RESET_n。
[0012]优选的，所述电阻R2位于所述三极管Ql和并联后的电容Cl、电容C2之间。
[0013]优选的，所述电容C3位于所述三极管Ql和所述场效应管Q2之间。
[0014]与最接近的技术方案比，本实用新型的有益效果是:
[0015]将三极管Ql的基极电压设为Vl ;将场效应管Q2的栅极电压设为V2，将场效应管Q2的漏极电压设为V3，将电压V2从O变为I所需的时间设为Tl，电压Vl从O变为I所需的时间设为T2，调节电容Cl，电容C2和电容C3的值即可调整电压V2从O变为I所需时间Tl的值和电压Vl从O变到I所需时间T2的值，最后验证得到的二次复位信号波形。通过调节T2的长度，实现了不同芯片对T2时间的要求，即一次复位和二次复位之间的时间间隔；通过同时调节Tl，T2的长度可以实现调整复位信号长度，满足不同芯片对复位信号的要求。
【专利附图】
【附图说明】
[0016]图1为本实用新型的二次复位电路图。
[0017]图2为V1，V2，V3的信号逻辑关系图。
[0018]图3为二次复位信号的波形图。
【具体实施方式】
[0019]为了更好地理解本实用新型，下面结合附图例进一步阐明本发明的内容。
[0020]如图1所示，本实用新型提供一种ATCA刀片上BMC芯片的二次复位电路，其特征在于:
[0021]所述电路包括电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电容Cl，电容C2，电容C3，三极管Ql和场效应管Q2 ；
[0022]电阻Rl的一端与并联后的电容Cl、电容C2和电阻R2连接，电阻R2和电阻Rl的公共端连接三极管Ql的基极，电阻R2的另一端连接三极管Ql的发射极并接地，电容C3的上端与三极管Ql的集电极连接，电容C3的下端与三极管Ql的发射极连接，电容C3的上端与场效应管Q2的栅极连接，电容C3的下端与场效应管Q2的源极连接，场效应管Q2的漏极同时连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接电阻R3的上端，电阻R3的下端连接三极管Ql的集电极。
[0023]所述电阻Rl的另一端与BMC芯片的Core电压P1V26_C0RE连接，BMC芯片的Core电压 P1V26_C0RE 值为 1.26V。
[0024]所述电阻R3和所述电阻R4的公共端连接BMC芯片的IO电压P3V3_BMC，BMC芯片的IO电压P3V3_BMC值为3.3V。
[0025]所述电阻R5的另一端接BMC芯片的复位信号输入端BMC_RESET_n。
[0026]所述电阻R2位于所述三极管Ql和并联后的电容Cl、电容C2之间。
[0027]所述电容C3位于所述三极管Ql和所述场效应管Q2之间。
[0028]电阻Rl的值为47K Ω，精度要求为1% ；电阻R2的值为51K Ω，精度要求为1% ；电阻R3的值为8.2K Ω，精度要求为1% ;电阻R4的值为4.7K Ω，精度要求为1% ；电阻R5的值为O Ω，R5电阻可选择性接入电路。[0029]电容Cl的值为4.7uF，电容Cl的耐压值为16V ；电容C2的值为10uF，电容C2的耐压值为IOV ；电容C3的值为47uF，电容C3的耐压值为10V。
[0030]三极管Ql是开关型BJT三极管，其型号为MMBT3904。
[0031]场效应管Q2为N沟道耗尽型M0SFET，其型号为2N7002。
[0032]将三极管Ql的基极电压设为Vl ;将场效应管Q2的栅极电压设为V2，将场效应管Q2的漏极电压设为V3。
[0033]P3V3_BMC是BMC芯片的IO电压为3.3V, P1V26_C0RE是BMC芯片的Core电压为
1.26V，复位必须在Core电压完全起来以后才能发出。
[0034]Core电压完全起来以后，最后BMC芯片的复位pin脚也要求被拉高为3.3V，因此需要一个三极管Ql组成的双极型反相电路，三极管Ql选择BTJ型三极管的原因是1.26V电压无法驱动场效应管Q2完全打开，因此在第一极选择电流型的开关型三极管Q1。
[0035]如图2所示:上电后发出二次复位信号的思路是在上电后先延迟场效应管Q2管的打开，将V3保持一段高电平；然后场效应管Q2再导通，发出复位低脉冲；最后场效应管Q2再次关闭不导通，V3 一直保持为高电平。
[0036]Tl，T2分别为V2，Vl从O变到I的所需的时间，RC电路电容充电时间T 一般由公式T=RC*ln(l/(l-x))计算得到，其中X为电容C两端电压和稳态值之比。BMC芯片的Core电压P1V26_C0RE上电瞬间TO时刻，V1=0，V2=0，V3=l。此后电阻R1、电容Cl、电容C2组成的RC电路开始充电，电容C2两端的电压开始缓慢上升，同时电阻R3、电容C3也开始充电。在Tl时刻，电容C3两端的电压将三极管Ql导通，此时Vl两端的电压仍不能使三极管Ql导通，Vl=O, V2=l, V3=0 ;在T2时刻，电容C2两端的电压将三极管Ql导通，Vl=I，V2=0, V3=l，T2之后的时间里V3 —直为1，Τ2与Tl之间的时间差即为二次复位时间长度。
[0037]如图3所示:最后验证得到的二次复位信号波形为波形2中的第二个低脉冲形。波形2的第一个上升沿即为一次复位释放的上升沿，第一个下降沿为二次复位的信号下降沿，第二个上升沿为二次复位信号上升沿。二次复位与一次复位间隔为300ms，在二次复位后，BMC芯片重新从SPI Flash中读取系统，此后BMC芯片正常工作。
[0038]本实用新型中的电容Cl，电容C2可以用一个等值的电容替代，同时电容C3也可以用多个不同值的电容替代已达到需要的波形，三极管Ql可以使用其他型号可实现开关功能的BJT管替代，场效应管Q2也可以使用其他能实现相同功能的MOSFET替代，当电阻Rl上拉到的电压> 3.3V时，三极管Ql也可以使用具有场效应管Q2功能的MOSFET替代。
[0039]以上仅为本实用新型的实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在申请待批的本实用新型的权利要求范围之内。
【权利要求】
1.一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电路包括电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电容Cl，电容C2，电容C3，三极管Ql和场效应管Q2 ； 电阻Rl的一端与并联后的电容Cl、电容C2和电阻R2连接，电阻R2和电阻Rl的公共端连接三极管Ql的基极，电阻R2的另一端连接三极管Ql的发射极并接地，电容C3的上端与三极管Ql的集电极连接，电容C3的下端与三极管Ql的发射极连接，电容C3的上端与场效应管Q2的栅极连接，电容C3的下端与场效应管Q2的源极连接，场效应管Q2的漏极同时连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接电阻R3的上端，电阻R3的下端连接三极管Ql的集电极。
2.如权利要求1所述的一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电阻Rl的另一端与BMC芯片的Core电压P1V26_C0RE连接，BMC芯片的Core电压 P1V26_C0RE 值为 L 26V。
3.如权利要求1所述的一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电阻R3和所述电阻R4的公共端连接BMC芯片的IO电压P3V3_BMC，BMC芯片的IO电压 P3V3_BMC 值为 3.3V。
4.如权利要求1所述的一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电阻R5的另一端接BMC芯片的复位信号输入端BMC_RESET_n。
5.如权利要求1所述的一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电阻R2位于所述三极管Ql和并联后的电容Cl、电容C2之间。
6.如权利要求1所述的一种ATCA刀片上BMC芯片的二次复位电路，其特征在于: 所述电容C3位于所述三极管Ql和所述场效应管Q2之间。
【文档编号】H03K17/22GK203563036SQ201320718863
【公开日】2014年4月23日 申请日期:2013年11月14日 优先权日:2013年11月14日
【发明者】袁海滨, 张克功, 王晖, 郑臣明 申请人:曙光信息产业股份有限公司