一种基于神经元MOS管的三值动态BiCMOS或门设计的制作方法
【专利摘要】本实用新型公开了一种基于神经元MOS管的三值动态BiCMOS或门设计，包括高电平实现电路、中间电平实现电路、低电平实现电路；所述高电平实现电路包括nMOS管N1，三输入浮栅nMOS管N2，pnp型三极管Q1；所述中间电平实现电路包括pMOS管P2，npn型三极管Q3；所述低电平实现电路包括pMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2；所述pMOS管P1和P2的源级接工作电压VDD，栅极分别接CP和漏极分别接N3的漏极和Q3的基极；所述nMOS管N1的源级接地，栅极接漏极接N2的漏极；所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和GND；本实用新型的有益效果是：电路具有高集成度、高速、大驱动能力的特点，多值动态多输入浮栅技术又使得电路极大的降低了功耗，且电路工作状态可控。
【专利说明】—种基于神经元MOS管的三值动态BiCMOS或门设计
【技术领域】
[0001]本实用新型涉及一种BiCMOS或门设计，更具体说，它涉及一种基于神经元MOS管的三值动态BiCMOS或门设计。
【背景技术】
[0002]BiCMOS电路是CMOS和双极型器件同时集成在一块芯片上的技术，它是以CMOS为主要电路元件，而在要求驱动大电容负载之处加入双极型器件或电路。因此BiCMOS电路既有CMOS电路高集成度、低功耗的优点，又获得了双极型电路高速、大驱动能力的优势。
[0003]随着集成电路工艺的快速发展，布线面积已成为制约芯片面积的最主要因素，而多值逻辑的提出为减少芯片内部连线和芯片面积提供了一种有效途径。同时，在处理相同信息量时，使用高信息携带量的多值信号所需的传输线数远小于使用二值信号的个数，可有效提高电路的空间和时间利用率。因此，近年来对多值逻辑的研究引起了越来越多的重视。
[0004]多输入浮栅MOS器件是一种具有复杂功能的MOS管，它具有多个输入栅极和一个浮栅极，大大增强了单个晶体管的功能，从而有效地降低了整个电路的复杂度，大大减少了互连线数.另一方面，由于多输入浮栅MOS管对栅极电平的加权求和是通过输入栅与浮栅间的电容耦合来实现的，因此具有极低功耗的特点。
[0005]在实现低功耗的方法中，动态电路引起越来越多的关注，因为动态电路具有较低的功耗。在动态电路中，动态能耗控制是一项极为重要的功能，它针对电路器件是否在使用及使用的程度，通过开关来控制器件，使得不需要工作的器件关闭，从而不消耗能量。同时动态电路在速度、芯片面积等方面也比静态电路有优势。·
【发明内容】
[0006]本实用新型的目的是克服现有技术中的不足，提供一种降低整个电路的复杂度，功耗低和工作状态可控的基于神经元MOS管的三值动态BiCMOS或门设计。
[0007]这种基于神经元MOS管的三值动态BiCMOS或门设计，包括高电平实现电路、中间电平实现电路、低电平实现电路；
[0008]所述高电平实现电路包括nMOS管NI，三输入浮栅nMOS管N2，pnp型三极管Ql ；
[0009]所述中间电平实现电路包括pMOS管P2，npn型三极管Q3 ；
[0010]所述低电平实现电路包括pMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2 ；
[0011 ] 所述pMOS管Pl和P2的源级接工作电压VDD，栅极分别接CP和Z?扁极分别接N3的漏极和Q3的基极；
[0012]所述nMOS管NI的源级接地，栅极接@，漏极接N2的漏极；
[0013]所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和?、7 χ GND ；
[0014]所述三极管Ql、Q2、Q3的基极分别接Ν2的源级、Ν3的源级、Ρ2的漏极，所述三极管Q1、Q2、Q3的集电极分别接工作电压VDD、输出F、输出F，所述三极管Q1、Q2、Q3的发射极分别接输出F、GND、1/2VDD。
[0015]本实用新型的有益效果是=BiCMOS技术的应用使得电路具有高集成度、高速、大驱动能力的特点，多值动态多输入浮栅技术又使得电路极大的降低了功耗，且电路工作状态可控。由于使用了浮栅技术和多值技术，降低了整个电路的复杂度，增加了电路携带的信息量。
【专利附图】
【附图说明】
[0016]图1为本实用新型电路原理图。
[0017]图2为η型和P型多输入浮栅MOS管符号和电容模型。
【具体实施方式】
[0018]下面结合附图和实施例对本实用新型做进一步描述。虽然本实用新型将结合较佳实施例进行描述，但应知道，并不表示本实用新型限制在所述实施例中。相反，本实用新型将涵盖可包含在有附后权利要求书限定的本实用新型的范围内的替换物、改进型和等同物。
[0019]多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图2所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅 形成。输入端与浮栅之间通过电容实现耦合。图中Vf表示浮栅上的电压，
Vtl为衬底电压，VpV2'......、vn为输入信号电压。Ctl是浮栅与衬底之间的稱合电容,它主要
由栅氧化层电容Cm构成，Cp C2、......、Cn为各个输入栅与浮栅之间的稱合电容。
[0020]图中D和S分别表示漏极和源极。浮栅上的净电荷Qf由下式给出:
[0021]
【权利要求】
1.一种基于神经元MOS管的三值动态BiCMOS或门设计，其特征在于:包括高电平实现电路、中间电平实现电路、低电平实现电路； 所述高电平实现电路包括nMOS管NI，三输入浮栅nMOS管N2，pnp型三极管Ql ； 所述中间电平实现电路包括PMOS管P2，npn型三极管Q3 ； 所述低电平实现电路包括PMOS管P1，三输入浮栅nMOS管N3，npn型三极管Q2 ； 所述pMOS管Pl和P2的源级接工作电压VDD，栅极分别接CP和^，漏极分别接N3的漏极和Q3的基极； 所述nMOS管NI的源级接地，栅极接CT5，漏极接N2的漏极； 所述三输入浮栅nMOS管N2和N3的三个输入分别接x、y、GND和?J λ GND ； 所述三极管Q1、Q2、Q3的基极分别接N2的源级、N3的源级、P2的漏极，所述三极管Ql、Q2、Q3的集电极分别接工作电压VDD、输出F、输出F，所述三极管Ql、Q2、Q3的发射极分别接输出 F、GND、1 /2VDD。
【文档编号】H03K19/20GK203645649SQ201320855593
【公开日】2014年6月11日 申请日期:2013年12月20日 优先权日:2013年12月20日
【发明者】胡晓慧, 杭国强, 周选昌, 杨旸, 章丹艳 申请人:浙江大学城市学院