基带波束成形的制作方法

基带波束成形的制作方法
【专利摘要】示例性实施例涉及基带波束成形。设备(150)可以包括用于接收差分同相(vip，vin)和正交数据(vqp，vqn)的多个输入。该设备可以进一步包括耦合至该多个输入并且配置成在基带处实现差分同相和正交数据的旋转的多个开关元件(M1-M12)。相位旋转器提供360°覆盖并且可被数字化控制。
【专利说明】基带波束成形

【背景技术】
[0001]领域
[0002]本发明一般涉及波束成形。更具体地，本发明涉及用于毫米波应用中的基带波束成形的系统、设备和方法。
[0003]背景
[0004]如将由本领域普通技术人员领会的，毫米波应用中的波束成形提出许多挑战。作为一个示例，在约I米的距离处，60 GHz信号可能具有比2.4 GHz信号多约20 dB的损耗。针对损耗问题的一种解决方案可以包括增加功率放大器的输出功率。然而，这种解决方案可能因低电源电压、低击穿电压、有损耗的基板、低Q无源组件、以及CMOS晶体管的低固有增益而受限制。
[0005]需要增强毫米波应用中的波束成形的方法、系统和设备。
[0006]附图简述
[0007]图1描绘了各种波束成形阵列架构。
[0008]图2A解说了根据本发明的示例性实施例的包括一个或多个相位旋转器的设备。
[0009]图2B解说了根据本发明的示例性实施例的包括发射机单元和接收机单元的设备。
[0010]图3A和3B解说了根据本发明的示例性实施例的各种移相器实现。
[0011]图4是根据本发明的示例性实施例的移相器拓扑的电路图。
[0012]图5是根据本发明的示例性实施例的另一移相器拓扑的电路图。
[0013]图6解说了根据本发明的示例性实施例的移相器。
[0014]图7解说了根据本发明的示例性实施例的另一移相器。
[0015]图8解说了根据本发明的示例性实施例的又一移相器。
[0016]图9解说了根据本发明的示例性实施例的用于90度分辨率的移相器。
[0017]图10解说了根据本发明的示例性实施例的用于90度分辨率的另一移相器。
[0018]图11是描绘被旋转之前的同相和正交数据的标绘。
[0019]图12是描绘图11的同相和正交数据被旋转45度之后的标绘。
[0020]图13是描绘被旋转之前的同相和正交数据的标绘。
[0021]图14是描绘图13的同相和正交数据被旋转45度之后的标绘。
[0022]图15是解说根据本发明的示例性实施例的方法的流程图。
[0023]图16是解说根据本发明的示例性实施例的另一方法的流程图。
[0024]详细描述
[0025]以下结合附图阐述的详细描述旨在作为本发明的示例性实施例的描述，而无意表示能在其中实践本发明的仅有实施例。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解说”，并且不应当一定要解释成优于或胜过其他示例性实施例。本详细描述包括具体细节以提供对本发明的示例性实施例的透彻理解。对于本领域技术人员将显而易见的是，没有这些具体细节也可实践本发明的示例性实施例。在一些实例中，公知的结构和设备以框图形式示出以免湮没本文中给出的示例性实施例的新颖性。
[0026]如将由本领域普通技术人员理解的，在常规的点对点通信中，在利用单根天线解决方案时可能浪费大量能量。相应地，可以在空间域中聚集能量的各种阵列架构(即，天线阵列)在本领域中是公知的。
[0027]图1解说了各种波束成形阵列架构。尽管图1解说了各种基于接收机的波束成形阵列架构，但是本领域普通技术人员将理解基于发射机的波束成形阵列架构。具体地，附图标记100指示射频(RF)路径波束成形架构，附图标记102指示本地振荡器(LO)路径波束成形架构，附图标记104指示中频(IF)路径波束成形架构，并且附图标记106指示数字域架构。
[0028]如将理解的，RF路径波束成形可以利用小面积和低功率。此外，RF路径波束成形可以呈现良好的信噪比(SNR)和良好的信号与干扰加噪声比(SINR)。然而，RF路径波束成形的挑战包括设计高线性度、宽带、低损耗、和小面积RF移相器。此外，LO路径波束成形可对LO振幅变化呈现低灵敏度。另一方面，LO路径波束成形的挑战包括对大LO网络的设计，并且它可能难以生成毫米波LO信号。IF路径波束成形可以呈现良好的线性度并且可以利用低功率移相器。然而，IF路径波束成形包括较少的组件共享和大LO网络。此外，可能难以对多个混频器进行偏移校准。另外，尽管数字域架构可以是多用途的，但是其可能需要快速的数字信号处理器并且可能呈现高功耗。
[0029]如将由本领域普通技术人员理解的，对于模拟基带波束成形:
Γ? [cosωJ O T cos Θ -sin 汐 ~|「/
[0030], =；(I)
Q _ O sincos O
[0031 ] Γ = cos cort[cos θ - sin θ]( \以及⑵
[0032]Q'= sin fo>r,[sin 0 cos 61] ^.(3}
[0033]此外，对于RF基带波束成形:
「Γ~|("「cos6* -sin^ir /?Γ-,I
[0034]= diag\ ‘[cosq, s\n ox th ;(4)
Q[ sinfc1 cos 61 QJ
[0035]I'= cosr"f.,[cos 沒-sin 61] ^ ;以及(5)
[0036]Qi = sin w/[sin Θ cos^] ^.(6)
[0037]此外，对于基带和RF两者相同的输出信号“信号Tx,_”等于I' +Q'。相应地，如将由本领域普通技术人员领会的，模拟基带波束成形和RF基带波束成形各自利用基带波束成形技术并且因此模拟基带波束成形在与RF基带波束成形相比时基本上生成相同的输出。
[0038]本发明的示例性实施例包括用于基于接收机的基带波束成形的设备、系统和方法。与其中可以使载波信号移位的常规波束成形形成对比，示例性实施例可以提供其中使基带信号(即，包络信号)移位的波束成形。
[0039]图2A解说了根据本发明的示例性实施例的设备110。被配置成用于定向信号传输(即，波束成形)的设备110包括两个低噪声放大器112、四个混频器114、四个激励放大器116、两个移相器118和两个滤波器120。更具体地，在图2A所解说的示例性实施例中，设备110包括LNA 112A和112B、混频器114A-114D、激励放大器116A-116D、移相器118A和118B和滤波器120A和120B。注意，设备110包括两个天线分支(即，每个LNA 112A和112B与一天线分支相关联)。注意，根据本发明的示例性实施例，设备110可以需要每天线分支两个混频器。例如，如果利用8个天线分支，则可以需要16个混频器。注意，移相器118A和118B可以各自包括以下描述的移相器之一(即，移相器150、移相器180、移相器200、移相器250、移相器300、移相器350或移相器400)。如将由本领域普通技术人员领会的，根据本发明的示例性实施例，同相和正交(I/Q)数据可以在与载波信号相乘之前被旋转(即，乘以旋转矩阵)。
[0040]在设备150的所构想操作期间，信号(S卩，Icosco t+Qsin cot)被传达给LNAl 12A和112B中的每一者。此外，信号被传达给相关联的混频器(即，混频器114A-D)并且随后被传达给相关联的激励放大器(即，激励放大器116A-H)。更具体地，信号Ipcos ω t+Qpsin ω t在混频器114A和混频器114C中的每一者处与余弦波混频以生成信号Ip并且在混频器114B和混频器114D中的每一者处与正弦波混频以生成信号Qp。此外，信号Incos on+Qnsinon在混频器114A和混频器114C中的每一者处与余弦波混频以生成信号In并且在混频器114B和混频器114D中的每一者处与正弦波混频以生成信号Qn。
[0041]另外，信号Ip和In可被传达给激励放大器116A和116C,并且信号Qp和Qn可被传达给激励放大器116B和116D。此外,每个激励放大器116的输出可被传达给移相器(即，移相器118A或移相器118B)。在处理了收到的信号之后，如将在以下更详细地描述的，移相器118A和移相器118B中的每一者可以向滤波器120A输出经旋转的同相信号(S卩，I' p和Γ η)并且向滤波器120B输出经旋转的正交信号(B卩，Q' ρ和Q' η)。
[0042]如将由本领域普通技术人员理解的，旋转矩阵和相位矩阵可被定义为:

cos 61 一 si η 6*
[0043]R=.a d ;以及(7)

Sin^ cos6* _
Γ? Fcos^ -sin I
[0044]( =；(8)
Qt ?ηθ cosO Q
[0045]其中I和Q表示同相和正交数据，并且Γ和Q'表示经旋转的同相和正交数据。
[0046]图2Β示出了设备125的实施例的框图。设备125可以包括一个或多个天线126。在信号传输期间，发射(TX)数据处理器128接收和处理数据并且生成一个或多个数据流。由TX数据处理器128进行的处理是依附系统的并且可以包括例如编码、交织、码元映射等。对于CDMA系统，处理通常进一步包括信道化和扩频。TX数据处理器128还将每个数据流转换成相应的模拟基带信号。发射机单元130接收和调理(例如，放大、滤波和上变频)来自TX数据处理器128的基带信号并且为用于数据传输的每个天线生成RF输出信号。RF输出信号经由天线126发射。在信号接收期间，一个或多个信号可由天线132接收、由接收机单元134调理和数字化，并且由RX数据处理器136处理。控制器138可以指导设备125内的各种处理单元的操作。此外，存储器单元140可存储供控制器138用的数据和程序代码。注意，接收机单元134可以包括图2A中解说的设备110。
[0047]图3A是描绘根据本发明的示例性实施例的电路150的框图。电路150包括I输入和Q输入152和153、耦合至I输入152的放大器154和156，以及耦合至Q输入154的放大器158和160。此外，电路150包括加法器162和164，其中加法器162被配置成接收来自放大器154和158的输出并且加法器164被配置成接收来自放大器156和160的输出。加法器162和164被配置成分别输出I'和Q'。根据一个示例性实施例，放大器154和160被配置成具有增益cos Θ，放大器156被配置成具有增益sin Θ，并且放大器158被配置成具有增益-sin Θ。
[0048]图3B是描绘根据本发明的另一示例性实施例的电路170的框图。电路170包括分别被配置成接收信号COS Θ和sine的输入172和173。此外，电路170包括耦合至输入172的放大器174和176，以及耦合至输入173的放大器178和180。此外，电路170包括加法器182和184，其中加法器182被配置成接收来自放大器174和178的输出并且加法器184被配置成接收来自放大器176和180的输出。加法器182和184被配置成分别输出Γ和Qi。根据一个示例性实施例，放大器174和180被配置成具有增益I，放大器176被配置成具有增益Q，并且放大器178被配置成具有增益-Q。
[0049]图4描绘了根据本发明的示例性实施例的移相器150。作为图3A中解说的电路100的可能实现的移相器150包括多个开关元件M1-M12。注意，短语“开关元件”在本文中还可被称为“开关”。尽管在图4中将开关元件M1-M12解说为晶体管，但是开关元件M1-M12中的每一者可包括任何已知且合适的开关元件。如图4中所解说的，开关元件M1、M4、M5和M8中的每一者具有耦合至接地电压的漏极以及耦合至另一开关元件的漏极的源极。此外，开关元件M2和M7中的每一者具有耦合至节点A的漏极以及耦合至另一开关元件的漏极的源极。另外，开关元件M3和M6中的每一者具有耦合至节点B的漏极以及耦合至另一开关元件的漏极的源极。另外，开关元件M9-M12中的每一者具有耦合至恒定电流源的源极。此夕卜，开关元件M9具有耦合至开关元件Ml的源极和开关元件M2的源极中的每一者的漏极。开关元件MlO具有耦合至开关元件M3的源极和开关元件M4的源极中的每一者的漏极。开关元件Mll具有耦合至开关元件M5的源极和开关元件M6的源极中的每一者的漏极。开关元件M12具有耦合至开关元件M7的源极和开关元件M8的源极中的每一者的漏极。
[0050]此外，开关元件M1-M12各自被配置成在栅极处接收信号。更具体地，开关元件M1-M8各自被配置成接收偏置电压(例如，cos Θ或sin0)。开关元件M1-M8中的每一者的栅极通过该开关元件连接至VDD或GND。开关元件M1-M8各自被配置成通过切换和选择不同的大小来实现增益函数cos Θ和sin Θ。另外，开关元件M9被配置成在栅极处接收同相正信号vip，开关元件MlO被配置成在栅极处接收同相负信号vin，开关元件Mll被配置成在栅极处接收正交正信号vqp，并且开关元件M12被配置成在栅极处接收正交负信号vqn。例如，如果Θ为O度(这意味着没有相移)，则cos Θ为I并且sin Θ为O。在这种情形中，开关元件Ml、M4、M6、M7关断而开关元件M2、M3、M5和M8开通。结果，基本上所有由vip和vin生成的信号电流可流至Γ P和Γ η。此外，由vqp和vqn生成的信号电流可不流至Γ P 和 Γ η。
[0051]图5描绘了根据本发明的另一示例性实施例的移相器180。作为图3B中解说的电路120的可能实现的移相器180包括多个开关元件M13-M20。尽管在图5中将开关元件M13-M20解说为晶体管，但是开关元件M13-M20中的每一者可包括任何已知且合适的开关元件。如图5中所解说的，开关元件M13和M16中的每一者具有耦合至节点C的漏极以及耦合至另一开关元件的漏极的源极。此外，开关元件M14和M15中的每一者具有耦合至节点D的漏极以及耦合至另一开关元件的漏极的源极。另外，开关元件M17-M20中的每一者具有耦合至电流源(例如cos Θ或sin0)的源极。此外，开关元件M17具有耦合至开关元件M13的源极的漏极，开关元件M18具有耦合至开关元件M14的源极的漏极，开关元件M19具有耦合至开关元件M15的源极的漏极，并且开关元件M20具有耦合至开关元件M16的源极的漏极。
[0052]此外，开关元件M13-M16各自被配置成在栅极处接收信号。更具体地，开关元件M13-M16各自被配置成在栅极处接收恒定的电压偏置。另外，开关元件M17被配置成在栅极处接收同相正信号vip，开关元件M18被配置成在栅极处接收同相负信号vin，开关元件M19被配置成在栅极处接收正交正信号vqp，并且开关元件M20被配置成在栅极处接收正交负信号vqn。例如,如果Θ为O度(这意味着没有相移)，则cos Θ为I并且sin Θ为O。在这种情形中，vip和vin可以生成信号电流,而vqp和vqn可不生成。结果,最终输出的I' P和Γ η具有与vip和vin基本上相同的相位。
[0053]对于象限选择，如以下更详细地解释的，提供以下旋转矩阵:
[0054]

I _ cos6* —sin<9
象限I =;(9)


s\n Θ cosΘ _
[0055]
&-sin/9 -cos6?
象限 2= ^.^ ；(10)

cosp -sin θ
[0056]
…, -COS^ sin ^
象限 3=;(Il)


-sin6* -cos 6*
[0057]
^sin 沒 cos0
象限 4=。(12)


-cos Θ sin 6*
[0058]图6描绘了根据本发明的示例性实施例的移相器200。移相器200包括多个开关元件M21-M68。尽管在图6中将开关元件M21-M68解说为晶体管，但是开关元件M21-M68中的每一者可包括任何已知且合适的开关元件。如图6中所解说的，开关元件M37、M43、M48、M50、M56、M58、M63和M65中的每一者具有耦合至节点E的漏极，该节点E还耦合至第一输出Γ Po此外，开关元件M39、M41、M46、M52、M54、M60、M61和M67中的每一者具有耦合至节点F的漏极，该节点F还耦合至第二输出Γ η。另外，开关元件Μ38、Μ44、Μ45、Μ51、Μ53、Μ59、Μ64和Μ66中的每一者具有耦合至节点G的漏极，该节点G还耦合至第三输出Q' P。此外，开关元件]?40、]\142、]\147、]\149、]\155、]\157、]\162和Μ68中的每一者具有耦合至节点H的漏极，该节点H耦合至第四输出Q' η。
[0059]另外，开关元件Μ37-Μ40中的每一者具有耦合至节点I的源极，该节点I还耦合至开关元件Μ29的漏极。开关元件Μ41-Μ44中的每一者具有稱合至节点J的源极,该节点J还耦合至开关元件Μ30的漏极。另外，开关元件Μ45-Μ48中的每一者具有耦合至节点K的源极，该节点K还耦合至开关元件Μ31的漏极。开关元件Μ49-Μ52中的每一者具有耦合至节点L的源极，该节点L还耦合至开关元件Μ32的漏极。开关元件Μ53-Μ56中的每一者具有耦合至节点M的源极，该节点M还耦合至开关元件Μ22的漏极。开关元件Μ57-Μ60中的每一者具有耦合至节点N的源极，该节点N还耦合至开关元件Μ34的漏极。开关元件Μ61-Μ64中的每一者具有耦合至节点P的源极，该节点P还耦合至开关元件Μ34的漏极。此外，开关元件Μ65-Μ68中的每一者具有耦合至节点Q的源极，该节点Q还耦合至开关元件Μ36的漏极。另外，开关元件Μ29-Μ36中的每一者具有耦合至另一开关元件的漏极的源极，并且开关元件Μ21-Μ28中的每一者具有耦合至另一晶体管的源极的漏极和耦合至电流源(即，cos Θ或sin Θ )的源极。
[0060]此外，用于信号选择和组合的开关元件Μ37-Μ68各自被配置成在栅极处接收控制信号。更具体地，开关元件Μ37、Μ41、Μ45、Μ49、Μ53、Μ57、Μ61和Μ65各自被配置成在其各自的栅极处接收第一控制信号(例如，“Q1 ”)，开关元件Μ38、Μ42、Μ46、Μ50、Μ54、Μ58、Μ62和Μ66各自被配置成在其各自的栅极处接收第二控制信号(例如，“Q2”)，开关元件Μ39、Μ43、Μ47、Μ51、Μ55、Μ59、Μ63和Μ67各自被配置成在其各自的栅极处接收第三控制信号(例如，“ Q3 ”)，并且开关元件Μ40、Μ44、Μ48、Μ52、Μ56、Μ60、Μ64和Μ68各自被配置成在其各自的栅极处接收第四控制信号(例如，“Q4”)。
[0061]另外，开关元件Μ21和Μ23各自被配置成在栅极处接收同相正信号vip，开关元件M22和M24各自被配置成在栅极处接收同相负信号vin，开关元件M25和M27各自被配置成在栅极处接收正交正信号vqp，并且开关元件M26和M28各自被配置成在栅极处接收正交负信号vqn。另外，开关元件M29-M36各自被配置成在栅极处接收恒定的偏置电压。
[0062]如所配置的，移相器200可被配置成选择象限以及提供信号组合和旋转。注意，可以基于期望的相移来选择一个或多个象限。作为一个示例，如果选择象限1，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号Q3为低“0”，并且控制信号Q4为低“O”。相应地，如果选择象限1，则开关元件]?37、]\141、]\145、]\149、]\153、]\157、]\161和M65处于导通状态，开关元件 M38-M40、M42-M44、M46-M48、M50-M52、M54-M56、M58-M60、M62-M64 处于非导通状态，第一输出Γ P耦合至节点I和Q，第二输出Γ η耦合至节点J和P，第三输出Qi ρ耦合至节点M和K，并且第四输出Q' η耦合至节点N和L。作为另一示例，如果选择象限2，则控制信号Ql、Q3和Q4为低“O”并且控制信号Q2为高“I”。相应地，如果选择象限2，则开关元件Μ38、Μ42、Μ46、Μ50、Μ54、Μ58、Μ62和Μ66处于导通状态，开关元件Μ37、Μ39-Μ41、Μ43-Μ45、Μ47-Μ49、Μ51-Μ53、Μ55-Μ57、Μ59-Μ61、Μ63-Μ65、Μ67 和 Μ68 处于非导通状态，第一输出Γ ρ耦合至节点L和N，第二输出Γ η耦合至节点K和Μ，第三输出Qi ρ耦合至节点I和Q，并且第四输出V η耦合至节点J和P。
[0063]此外，如果选择象限3，则控制信号Q1、Q2和Q4为低“O”并且控制信号Q3为高“I”。相应地，如果选择象限3，则开关元件M39、M43、M47、M51、M55、M59、M63和M67处于导通状态，开关元件 M37、M38、M40-M42、M44-M46、M48-M50、M52-M54、M56-M58、M60-M62、M64-M66和M68处于非导通状态，第一输出Γ ρ耦合至节点J和P，第二输出Γ η耦合至节点I和Q，第三输出V P耦合至节点L和N，并且第四输出V η耦合至节点K和Μ。此外，如果选择象限4，则控制信号Ql、Q2和Q3为低“O”并且控制信号Q4为高“I”。相应地，如果选择象限4，则开关元件Μ40、Μ44、Μ48、Μ52、Μ56、Μ60、Μ64和Μ68处于导通状态，开关元件Μ37-Μ39、Μ41-Μ43、Μ45-Μ47、Μ49-Μ51、Μ53-Μ55、Μ57-Μ59、Μ61-Μ6 和 Μ65-Μ67 处于非导通状态，第一输出Γ ρ耦合至节点K和Μ，第二输出Γ η耦合至节点L和N，第三输出Qi ρ耦合至节点J和P，并且第四输出V η耦合至节点I和Q。
[0064]如将由本领域普通技术人员领会的，移相器200可以利用两个数模(DAC)转换器来生成COS Θ或Sin Θ，其中Θ的范围从约O度到90度。在移相器200的所构想操作期间，相移可以例如通过使用DAC来生成所需要的振幅被缩放为cos Θ或Sin0的相移电流来实现。此外，开关元件Μ21-Μ68可被用于信号切换和组合。结果，最终输出是如式(2)和式(3)中所示的经相位旋转的信号。
[0065]图7解说了根据本发明的示例性实施例的另一移相器250。移相器250包括开关元件Μ21-Μ36和Μ69-Μ84。尽管在图7中将开关元件Μ21-Μ36和Μ69-Μ84解说为晶体管，但是开关元件Μ21-Μ36和Μ69-Μ84中的每一者可包括任何已知且合适的开关元件。如图7中所解说的，开关元件Μ69、Μ75、Μ80、和Μ82中的每一者具有耦合至节点R的漏极，该节点R还耦合至第一输出Γ ρ。此外，开关元件Μ71、Μ73、Μ78和Μ84中的每一者具有耦合至节点S的漏极，该节点S还耦合至第二输出Γ η。另外，开关元件Μ70、Μ76、Μ77和Μ83中的每一者具有耦合至节点U的漏极，该节点U还耦合至第三输出P。此外，开关元件Μ72、Μ74、Μ79和Μ81中的每一者具有耦合至节点T的漏极，该节点T还耦合至第四输出η。
[0066]另外，开关元件Μ69-Μ72中的每一者具有耦合至节点V的源极，该节点V还耦合至开关元件Μ29的漏极和开关元件Μ36的漏极。开关元件Μ73-Μ76中的每一者具有耦合至节点W的源极，该节点W还耦合至开关元件Μ30的漏极和开关元件Μ35的漏极。另外，开关元件Μ77-Μ80中的每一者具有耦合至节点X的源极，该节点X还耦合至开关元件Μ31的漏极和开关元件Μ33的漏极。开关元件Μ81-Μ84中的每一者具有耦合至节点Y的源极，该节点Y还耦合至开关元件Μ32的漏极和开关元件Μ34的漏极。另外，开关元件Μ29-Μ36中的每一者具有耦合至另一开关元件的漏极的源极，并且开关元件Μ21-Μ28中的每一者具有耦合至另一晶体管的源极的漏极和耦合至电流源(即，cos Θ或sin Θ )的源极。
[0067]此外，用于信号选择和组合的开关元件Μ69-Μ84各自被配置成在栅极处接收控制信号。更具体地，开关元件Μ69、Μ73、Μ77和Μ81各自被配置成在其各自的栅极处接收第一控制信号(例如，“Q1”)，开关元件Μ70、Μ74、Μ78和Μ82各自被配置成在其各自的栅极处接收第二控制信号(例如，“Q2”)，开关元件Μ71、Μ75、Μ79和Μ83各自被配置成在其各自的栅极处接收第三控制信号(例如，“Q3”)，并且开关元件Μ72、Μ76、Μ80和Μ84各自被配置成在其各自的栅极处接收第四控制信号(例如，“Q4”)。
[0068]另外，开关元件Μ21和Μ23各自被配置成在栅极处接收同相正信号vip，开关元件M22和M24各自被配置成在栅极处接收同相负信号vin，开关元件M25和M27各自被配置成在栅极处接收正交正信号vqp，并且开关元件M26和M28各自被配置成在栅极处接收正交负信号vqn。另外，开关元件M29-M36各自被配置成在栅极处接收恒定的偏置电压。
[0069]如所配置的，移相器250可以提供象限选择以及信号组合和旋转。注意，可以基于期望的相移来选择一个或多个象限。作为一个示例，如果选择象限1，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号Q3为低“O”并且控制信号Q4为低“O”。相应地，如果选择象限1，则开关元件M69、M73、M77和M81处于导通状态，开关元件M70-M72、M74-M76、M78-M80和M82-M84处于非导通状态，第一输出I' P耦合至节点V，第二输出I' η耦合至节点W，第三输出Qi ρ耦合至节点Y，并且第四输出V η耦合至节点X。作为另一示例，如果选择象限2，则控制信号Q1、Q3和Q4为低“O”并且控制信号Q2为高“I”。相应地，如果选择象限2，则开关元件M70、M74、M78和M82处于导通状态，开关元件M69、M71_M73、M75_M77、M79-M81、M83和M84处于非导通状态，第一输出Γ ρ耦合至节点Y，第二输出Γ η耦合至节点X，第三输出V P耦合至节点V，并且第四输出Qi η耦合至节点W。
[0070]此外，如果选择象限3，则控制信号Q1、Q2和Q4为低“O”并且控制信号Q3为高“I”。相应地，如果选择象限3，则开关元件M71、M75、M79和M83处于导通状态，开关元件M69、M70、M72-M74、M76-M78、M80-M82和M84处于非导通状态，第一输出I' ρ耦合至节点W，第二输出Γ η耦合至节点V，第三输出Qi ρ耦合至节点Y，并且第四输出V η耦合至节点X。此外，如果选择象限4，则控制信号Q1、Q2和Q3为低“O”并且控制信号Q4为高“I”。相应地，如果选择象限4，则开关元件M72、M76、M80和M84处于导通状态，开关元件M69-M71、M73-M75、M77-M79、M81-M83处于非导通状态，第一输出I，P耦合至节点X，第二输出I，η耦合至节点Y，第三输出P耦合至节点W，并且第四输出Qi η耦合至节点V。
[0071]如将由本领域普通技术人员领会的，移相器250可以利用两个数模(DAC)转换器来生成COS Θ或Sin Θ，其中Θ的范围从约O度到90度。在移相器250的所构想操作期间，相移可以例如通过使用DAC来生成所需要的振幅被缩放为cos Θ或Sin0的相移电流来实现。此外，开关元件Μ21-Μ36和Μ69-84可被用于信号切换和信号组合。结果，最终输出是如式(2)和式(3)中所示的经相位旋转的信号。
[0072]图8解说了根据本发明的示例性实施例的另一移相器300。移相器300包括开关元件Μ21-Μ36和Μ85-Μ100。尽管在图8中将开关元件Μ21-Μ36和Μ85-Μ100解说为晶体管，但是开关元件Μ21-Μ36和Μ85-Μ100中的每一者可包括任何已知且合适的开关元件。如图8中所解说的，开关元件Μ85和Μ86中的每一者具有耦合至节点EE的源极，该节点EE耦合至开关兀件29的漏极和开关兀件Μ36的漏极。开关兀件Μ87和Μ88中的每一者具有I禹合至节点FF的源极，该节点FF耦合至开关元件30的漏极和开关元件Μ35的漏极。开关元件Μ89和Μ90中的每一者具有耦合至节点GG的源极，该节点GG耦合至开关元件31的漏极和开关元件33的漏极。此外，开关元件Μ91和Μ92中的每一者具有耦合至节点HH的源极，该节点HH耦合至开关元件32的漏极和开关元件34的漏极。
[0073]另外，开关元件Μ85和Μ92中的每一者具有耦合至节点AA的漏极，该节点AA还耦合至开关元件Μ93的源极和开关元件Μ94的源极。开关元件Μ87和Μ90中的每一者具有耦合至节点BB的漏极，该节点BB还耦合至开关元件Μ95的源极和开关元件Μ96的源极。另夕卜，开关元件Μ86和Μ89中的每一者具有耦合至节点CC的漏极，该节点CC还耦合至开关元件Μ99的源极和开关元件MlOO的源极。另外，开关元件Μ88和Μ91中的每一者具有耦合至节点DD的漏极，该节点DD还耦合至开关元件Μ97的源极和开关元件Μ98的源极。
[0074]另外，开关元件Μ93和Μ95具有耦合至第一输出I' P的漏极，并且开关元件Μ94和Μ96具有耦合至第二输出I' η的漏极。另外，开关元件Μ98和MlOO具有耦合至第三输出V P的漏极，并且开关元件M97和M99具有耦合至第四输出η的漏极。
[0075]此外，开关元件Μ85-Μ100各自被配置成在栅极处接收控制信号。更具体地，开关元件Μ85、Μ87、Μ89和Μ91各自被配置成在其各自的栅极处接收第一控制信号(例如，“Q1 ” )，开关元件Μ86、Μ88、Μ90和Μ92各自被配置成在其各自的栅极处接收第二控制信号(例如，“Q2” )，开关元件Μ93、Μ96、Μ97和MlOO各自被配置成在其各自的栅极处接收第三控制信号(例如，“\S”)，并且开关元件M94、M95、M98和M99各自被配置成在其各自的栅极处接收第四控制信号(例如，“S”)。注意，开关元件M85-M92用于信号选择和组合，并且开关元件M93-M100用于输出选择。
[0076]另外，开关元件M21和M23各自被配置成在栅极处接收同相正信号vip，开关元件M22和M24各自被配置成在栅极处接收同相负信号vin，开关元件M25和M27各自被配置成在栅极处接收正交正信号vqp，并且开关元件M26和M28各自被配置成在栅极处接收正交负信号vqn。另外，开关元件M29-M36各自被配置成在栅极处接收恒定的偏置电压。
[0077]如所配置的，移相器300可被配置成用于象限选择以及提供信号组合和旋转。注意，可以基于期望的相移来选择一个或多个象限。作为一个示例，如果选择象限1，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号S为低“O”、并且控制信号\S为高“I”。相应地，如果选择象限I，则开关元件M85、M87、M89、M91、M93、M96、M97和MlOO处于导通状态,开关元件M86、M88、M90、M92、M94、M95、M98和M99处于非导通状态，第一输出Γ ρ耦合至节点ΑΑ，第二输出Γ η耦合至节点ΒΒ，第三输出Qi ρ耦合至节点CC，并且第四输出Q, η耦合至节点DD。作为另一示例，如果选择象限2，则控制信号Ql为低“O”、控制信号Q2为高“I”、控制信号S为低“O”、并且控制信号\S为高“I”。相应地，如果选择象限2，则开关元件M85、M87、M89、M91、M94、M95、M98和M99处于非导通状态，开关元件M86、M88、M90、M92、M93、M96、M97和MlOO处于导通状态，第一输出I, ρ耦合至节点ΑΑ，第二输出Γ η耦合至节点ΒΒ，第三输出Q' ρ耦合至节点DD，并且第四输出Q' η耦合至节点DD。
[0078]此外，如果选择象限3，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号S为高“ I ”、并且控制信号\S为低“O”。相应地，如果选择象限3，则开关元件M85、M87、M89、M91、M94、M95、M98 和 M99 处于导通状态，开关元件 M86、M88、M90、M92、M93、M96、M97 和 MlOO处于非导通状态，第一输出I' P耦合至节点BB，第二输出I' η耦合至节点ΑΑ，第三输出Q1 P耦合至节点DD，并且第四输出Q' η耦合至节点CC。此外，如果选择象限4，则控制信号Ql为低“O”、控制信号Q2为高“I”、控制信号S为高“I”、并且控制信号\S为低“O”。相应地,如果选择象限4，则开关元件M85、M87、M89、M91、M93、M96、M97、和MlOO处于非导通状态，开关元件M86、M88、M90、M92、M94、M95、M98和M99处于导通状态，第一输出Γ ρ耦合至节点ΒΒ，第二输出Γ η耦合至节点ΑΑ，第三输出Qi ρ耦合至节点DD，并且第四输出Qi η耦合至节点CC。
[0079]如将由本领域普通技术人员领会的，移相器250可以利用两个数模(DAC)转换器来生成cos Θ或sin Θ，其中Θ的范围从基本上O度到90度。在移相器300的所构想操作期间，相移可以例如通过使用DAC来生成所需要的振幅被缩放为cos Θ或Sin0的相移电流来实现。此外，开关元件M21-M36和M85-100可被用于信号切换和组合。结果，最终输出是如式(2)和式(3)中所示的经相位旋转的信号。
[0080]注意，与图6中解说的移相器200相比，图7中解说的移相器250和图8中解说的移相器300具有数目减少的开关元件并且因此寄生电容可被减少。进一步注意，图6、7和8中分别解说的移相器200、250和300可被配置成用于高分辨率情形(例如，90度以上)。然而，在一些情形中，可能不需要大于90度的分辨率并且因此可以利用简化的架构。
[0081]图9解说了根据本发明的示例性实施例的另一移相器350。尽管移相器350不限于其中期望等于90度或小于90度的分辨率的情形，但是移相器350在不需要大于90度的分辨率的情形中提供简化的电路系统。
[0082]移相器350包括开关元件M93-M112。尽管在图9中将开关元件M93-M112解说为晶体管，但是开关元件M93-M112中的每一者可包括任何已知且合适的开关元件。如图9中所解说的，开关元件M105和M112中的每一者具有耦合至节点JJ的漏极，该节点JJ耦合至开关元件M93的源极和开关元件M94的源极。此外，开关元件M107和MllO中的每一者具有耦合至节点KK的漏极，该节点KK耦合至开关元件M95的源极和开关元件M96的源极。另夕卜，开关元件M106和M109中的每一者具有耦合至节点LL的漏极，该节点LL耦合至开关元件M97的源极和开关元件M98的源极。另外，开关元件M108和Mlll中的每一者具有耦合至节点丽的漏极，该节点丽耦合至开关元件M99的源极和开关元件MlOO的源极。
[0083]另外，开关元件M105和M106中的每一者具有耦合至开关元件MlOl的漏极的源极。开关元件M107和M108中的每一者具有耦合至开关元件M102的漏极的源极。另外，开关元件M109和MllO中的每一者具有耦合至开关元件M103的漏极的源极。开关元件Mlll和M112中的每一者具有耦合至开关元件M104的漏极的源极。另外，开关元件M101-M104中的每一者具有耦合至另一开关元件的源极的漏极和耦合至恒定的电流源的源极。此外，开关元件M93和M95具有耦合至第一输出I' ρ的漏极，并且开关元件M94和M96具有耦合至第二输出Γ η的漏极。另外，开关元件Μ97和Μ99具有耦合至第三输出P的漏极，并且开关元件Μ98和MlOO具有耦合至第四输出η的漏极。
[0084]此外，开关元件Μ93-Μ100和Μ105-Μ112各自被配置成在栅极处接收控制信号。更具体地，开关元件Μ105、Μ107、Μ109和Mill各自被配置成在其各自的栅极处接收第一控制信号(例如，“Q1”)，开关元件M106、M108、M110和Ml 12各自被配置成在其各自的栅极处接收第二控制信号(例如，“Q2” )，开关元件M93、M96、M97和MlOO各自被配置成在其各自的栅极处接收第三控制信号(例如，“\S”)，并且开关元件M94、M95、M98和M99各自被配置成在其各自的栅极处接收第四控制信号(例如，“S” )。
[0085]另外，开关元件MlOl被配置成在栅极处接收同相正信号vip，开关元件M102被配置成在栅极处接收同相负信号vin，开关元件M103被配置成在栅极处接收正交正信号vqp，并且开关元件M104被配置成在栅极处接收正交负信号vqn。
[0086]如所配置的，移相器350可以实现象限选择以及提供信号组合和旋转。注意，可以基于期望的相移来选择一个或多个象限。作为一个示例，如果选择象限1，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号S为低“O”、并且控制信号\S为高“I”。相应地，如果选择象限1，则开关元件机05、]\1107、]\1109、]\1111、]\193、]\196、]\197和]\1100处于导通状态，开关元件M106、M108、M110、M112、M94、M95、M98和M99处于非导通状态，第一输出Γ ρ耦合至节点JJ，第二输出Γ η耦合至节点ΚΚ，第三输出Qi ρ耦合至节点LL，并且第四输出Q, η耦合至节点ΜΜ。作为另一示例，如果选择象限2，则控制信号Ql为低“O”、控制信号Q2为高“I”、控制信号S为低“O”并且控制信号\S为高“I”。相应地，如果选择象限2，则开关元件 M105、M107、M109、M111、M94、M95、M98 和 M99 处于非导通状态，开关元件 M106、M108、M110、M112、M93、M96、M97和MlOO处于导通状态，第一输出Γ ρ耦合至节点JJ，第二输出Γ η耦合至节点ΚΚ，第三输出Q' ρ耦合至节点LL，并且第四输出Q' η耦合至节点丽。
[0087]此外，如果选择象限3，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号S为高“I”、并且控制信号\S为低“O”。相应地，如果选择象限3，则开关元件M105、M107、M109、M111、M94、M95、M98 和 M99 处于导通状态，开关元件 M106、M108、M110、M112、M93、M96、M97和MlOO处于非导通状态，第一输出Γ ρ耦合至节点KK，第二输出Γ η耦合至节点JJ，第三输出V P耦合至节点丽，并且第四输出V η耦合至节点LL。此外，如果选择象限4，则控制信号Ql为低“O”、控制信号Q2为高“I”、控制信号S为高“I”、并且控制信号\S为低“O”。相应地，如果选择象限4，则开关元件M105、M107、M109、Ml 11、M93、M96、M97和MlOO处于非导通状态，开关元件M106、M108、M110、M112、M94、M95、M98和M99处于导通状态，第一输出Γ ρ耦合至节点KK，第二输出Γ η耦合至节点JJ，第三输出Qi ρ耦合至节点丽，并且第四输出Q' η耦合至节点LL。
[0088]图10解说了根据本发明的示例性实施例的另一移相器400。尽管移相器400不限于其中期望等于90度或小于90度的分辨率的情形，但是移相器400在不需要大于90度的分辨率的情形中提供简化的电路系统。
[0089]移相器400包括开关元件Μ101-Μ104和Μ113-Μ128。尽管在图10中将开关元件Μ101-Μ104和Μ113-Μ128解说为晶体管，但是开关元件Μ101-Μ104和Μ113-Μ128中的每一者可包括任何已知且合适的开关元件。如图10中所解说的，开关元件Μ113、Μ119、Μ124和Μ126中的每一者具有耦合至节点NN的漏极，该节点NN耦合至第一输出Γ P。此外，开关元件Μ115、Μ117、Μ122和Μ128中的每一者具有耦合至节点PP的漏极，该节点PP耦合至第二输出Γ η。另外，开关元件Μ114、Μ120、Μ121和Μ127中的每一者具有耦合至节点QQ的漏极，该节点QQ耦合至第三输出Q' P。另外，开关元件Μ116、Μ118、Μ123和Μ125中的每一者具有耦合至节点RR的漏极，该节点RR耦合至第四输出CT η。
[0090]另外，开关元件Μ113-Μ116中的每一者具有耦合至开关元件MlOl的漏极的源极。开关元件Μ117-Μ120中的每一者具有耦合至开关元件Μ102的漏极的源极。开关元件Μ121-Μ124中的每一者具有耦合至开关元件Μ103的漏极的源极。此外，开关元件Μ125-Μ128中的每一者具有耦合至开关元件Μ104的漏极的源极。另外，开关元件Μ101-Μ104中的每一者具有耦合至另一开关元件的源极的漏极和耦合至恒定的电流源的源极。
[0091 ] 此外，开关元件Ml 13-Μ128各自被配置成在栅极处接收控制信号。更具体地，开关元件Μ113、Μ117、Μ121和Μ125各自被配置成在其各自的栅极处接收第一控制信号(例如，“Q1”)，开关元件Ml 14、Ml 18、Μ122和Μ126各自被配置成在其各自的栅极处接收第二控制信号(例如，“Q2”)，开关元件Μ115、Μ119、Μ123和Μ127各自被配置成在其各自的栅极处接收第三控制信号(例如，“Q3”)，并且开关元件Μ116、Μ120、Μ124和Μ128各自被配置成在其各自的栅极处接收第四控制信号(例如，“Q4”)。
[0092]另外，开关元件MlOl被配置成在栅极处接收同相正信号vip，开关元件M102被配置成在栅极处接收同相负信号vin，开关元件M103被配置成在栅极处接收正交正信号vqp，并且开关元件M104被配置成在栅极处接收正交负信号vqn。
[0093]如所配置的，移相器400可以实现象限选择以及提供信号组合和旋转。注意，可以基于期望的相移来选择一个或多个象限。作为一个示例，如果选择象限1，则控制信号Ql为高“I”、控制信号Q2为低“O”、控制信号Q3为低“O”、并且控制信号Q4为低“O”。相应地，如果选择象限1，则开关元件M113、M117、M121和M125处于导通状态，开关元件M114-M116、M118-M120、M122-M124和M126-M128处于非导通状态，第一输出Γ ρ耦合至节点SS，第二输出Γ η耦合至节点ΤΤ，第三输出Qi ρ耦合至节点UU，并且第四输出Qi η耦合至节点W。作为另一示例，如果选择象限2，则控制信号Ql为低“O”、控制信号Q2为高“I”、控制信号Q3为低“O”、并且控制信号Q4为低“O”。相应地，如果选择象限2，则开关元件Μ113、Μ115-Μ117、Μ119-Μ121、Μ123-Μ125、Μ127 和 Μ128 处于非导通状态，开关元件 Μ114、Μ118、Μ122和Μ126处于导通状态，第一输出I' ρ耦合至节点W，第二输出I' η耦合至节点UU，第三输出V P耦合至节点SS，并且第四输出Qi η耦合至节点ΤΤ。
[0094]此外，如果选择象限3，则控制信号Ql为低“O”、控制信号Q2为低“O”、控制信号Q3为高“I”并且控制信号Q4为低“O”。相应地，如果选择象限3，则开关元件Μ113、Μ114、Μ116-Μ118、Μ120-Μ122、Μ124-Μ126 和 Μ128 处于非导通状态，开关元件 Μ115、Μ119、Μ123 和Μ127处于导通状态，第一输出I' ρ耦合至节点ΤΤ，第二输出I' η耦合至节点SS，第三输出V P耦合至节点W，并且第四输出Q' η耦合至节点UU。此外，如果选择象限4，则控制信号Ql为低“O”、控制信号Q2为低“O”、控制信号Q3为低“O”、并且控制信号Q4为高“I”。相应地，如果选择象限4，则开关元件机13-]\1115、]\1117-]\1119、]\1121-]\1123和Μ125-Μ127处于非导通状态，开关元件Μ116、Μ120、Μ124和Μ128处于导通状态，第一输出Γ ρ耦合至节点UU，第二输出Γ η耦合至节点W，第三输出Qi ρ耦合至节点ΤΤ，并且第四输出Qi η耦合至节点SS。
[0095]移相器350和移相器400是其中相位分辨率为90度的情形。在此条件下，在O度处，I = I’并且Q = Q’ ；在90度处，I’ = -Q并且Q’ =I ;在180度处，I’ = -1并且Q’=-Q ;以及在270度处，I’ =0并且0’ =-1。结果,准确的DAC可被用于生成cos和sin的经缩放电流，因为 sin90, sinl80、sinO、sin360、cos90、cosO、cosl80 和 cos270 为 0、1或-1。由于仅需要O、I或-1，相移过程因为仅需要一个步骤而较简单。取决于象限，可以选择Ql、Q2、Q3或Q4。最终输出是如式(2)和式(3)中所示的经相位旋转的信号。注意，在某些情形中，可以导通两个象限信号以实现45度。例如，Ql = O度，Q2 = 90度，Q3 = 180度，并且Q4 = 270度。另外，如果Ql和Q2两者均被导通，则可以实现45度。如果Q2和Q3两者均被导通，则可以实现135度。另外,如果Q3和Q4两者均被导通，则可以实现225度。另外，如果Q4和Ql两者均被导通,则可以实现315度。
[0096]图11是描绘被旋转之前的同相和正交(Ι/Q)数据的标绘。图12是描绘图11的同相和正交数据被旋转45度之后的标绘。图13是描绘被旋转之前的同相和正交数据的标绘。图14是描绘图13的同相和正交数据被旋转45度之后的标绘。注意，图11和12表示与QPSK调制相关联的Ι/Q数据，并且图13和14表示与16-QAM调制相关联的Ι/Q数据。
[0097]图15是解说根据一个或多个示例性实施例的方法440的流程图。方法440可以包括在相位旋转器处接收正交和同相数据(由附图标记442描绘)。方法440还可以包括在相位旋转器处接收至少一个控制信号以选择期望的相移(由附图标记444描绘)。此外，方法440可以包括根据期望的相移在基带处旋转正交和同相数据(由附图标记446描绘)。
[0098]图16是解说根据一个或多个示例性实施例的另一方法450的流程图。方法450可以包括基于期望的相移来选择多个象限中的至少一个象限(由附图标记452描绘)。此夕卜，方法450可以包括在基带处旋转正交信号和同相信号中的至少一者以生成经旋转的正交信号和经旋转的同相信号中的至少一者(由附图标记454标绘)。
[0099]如本文中描述的示例性实施例可以适于各种调制技术，包括但不限于QPSK、16-QAM和64-QAM。此外，本发明的实施例可以适于双侧平衡混频器或单侧平衡混频器。此夕卜，适于发射机和接收机实现的本发明的示例性实施例能够提供360度覆盖。如以上所描述的，受数字控制的开关可被用于相位组合和旋转，并且象限选择可以基于期望的总相移。
[0100]本领域技术人员将理解，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。
[0101]本领域的技术人员将进一步领会，结合本文中所公开的示例性实施例来描述的各种说明性逻辑框、模块、电路、和算法步骤可以实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的示例性实施例的范围。
[0102]结合本文中公开的示例性实施例描述的各种示例性逻辑框、模块、以及电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器或任何其它此类配置。
[0103]在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，后者包括有助于将计算机程序从一地转移到另一地的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CDROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红夕卜、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据而碟用激光光学地再现数据。上述的组合也应被包括在计算机可读介质的范围内。
[0104]提供前面对所公开的示例性实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些示例性实施例的各种修改对于本领域技术人员将是显而易见的，并且本文中定义的一般原理可被应用于其他实施例而不会脱离本发明的精神或范围。由此，本发明并非旨在被限定于本文中所示出的这些示例性实施例，而是应被授予与本文中公开的原理和新颖性特征一致的最宽泛的范围。
【权利要求】
1.一种设备，包括: 多个输入，所述多个输入用于接收差分同相和正交数据；以及 多个开关元件，所述多个开关元件耦合至所述多个输入并且被配置成用于在基带处实现所述差分同相和正交数据的旋转。
2.如权利要求1所述的设备，其特征在于，所述多个输入包括第二多个开关元件。
3.如权利要求1所述的设备，其特征在于，进一步包括:另一多个开关，所述另一多个开关耦合至所述多个开关元件以供输出经旋转的差分同相和正交数据。
4.如权利要求1所述的设备，其特征在于，进一步包括:至少一个数模转换器，所述至少一个数模转换器耦合至所述多个输入以供生成可变电流源。
5.如权利要求1所述的设备，其特征在于，进一步包括耦合至所述多个输入的恒定电流源。
6.如权利要求1所述的设备，其特征在于，进一步包括:耦合至所述多个输入的另一多个输入，所述另一多个输入中的每个输入被配置成用于接收恒定的电压偏置。
7.如权利要求6所述的设备，其特征在于，所述多个开关中的每个开关被配置成接收数字控制信号。
8.—种设备,包括: 多个混频器，所述多个混频器用于传达差分同相和正交信号； 至少一个相位旋转器，所述至少一个相位旋转器被配置成接收所述差分同相和正交信号并且包括: 多个开关元件，所述多个开关元件被配置成在基带处实现所述差分同相和正交信号的旋转；以及 耦合至所述多个开关的电流源。
9.如权利要求8所述的设备，其特征在于，所述电流源包括恒定电流源。
10.如权利要求8所述的设备，其特征在于，所述电流源包括由数模转换器生成的可变电流源。
11.如权利要求8所述的设备，其特征在于，所述第一多个开关和所述第二多个开关中的每个开关包括晶体管。
12.如权利要求8所述的设备，其特征在于，所述多个开关元件包括多个晶体管，每个晶体管被配置成接收用于选择期望象限的控制信号。
13.如权利要求8所述的设备，其特征在于，所述第二多个开关中的每个开关耦合至数模转换器。
14.一种相位旋转器，包括: 多个输入，所述多个输入用于接收差分同相和正交数据；以及 多个开关元件，所述多个开关元件用于在基带处实现所述差分同相和正交信号的旋转。
15.如权利要求14所述的相位旋转器，其特征在于，所述多个开关元件包括用于接收多个输入信号的第一多个晶体管和用于选择期望相移的第二多个晶体管。
16.如权利要求15所述的相位旋转器，其特征在于，所述多个开关元件进一步包括用于传达经旋转的同相和正交数据的第三多个晶体管。
17.一种方法，包括: 在相位旋转器处接收正交和同相数据；以及 在所述相位旋转器处接收至少一个控制信号以选择期望相移；以及 根据所述期望相移在基带处旋转所述正交和同相数据。
18.如权利要求17所述的方法，其特征在于，所述接收至少一个控制信号包括在一个或多个开关处接收控制信号以选择所述期望相移。
19.如权利要求17所述的方法，其特征在于，所述接收正交和同相数据包括在至少一个第一开关处接收第一差分同相信号，在至少一个第二开关处接收第二差分同相信号，在至少一个第三开关处接收第一差分正交信号，并且在至少一个第四开关处接收第二差分正交信号。
20.—种方法,包括: 基于期望相移来选择多个象限中的至少一个象限；以及 在基带处旋转正交信号和同相信号中的至少一者以生成经旋转的正交信号和经旋转的同相信号中的至少一者。
21.如权利要求20所述的方法，其特征在于，所述选择包括向多个开关中的至少一个开关传达信号以选择所述至少一个象限。
22.如权利要求20所述的方法，其特征在于，进一步包括:用至少一个数模转换器来生成一个或多个可变电流源。
23.如权利要求20所述的方法，其特征在于，所述旋转包括向多个开关中的至少一个开关传达控制信号以供选择包括所述经旋转的正交信号或所述经旋转的同相信号的一个或多个输出信号。
24.一种设备，包括: 用于在相位旋转器处接收正交和同相数据的装置；以及 用于根据期望相移在基带处旋转所述正交和同相数据的装置。
25.—种设备,包括: 用于基于期望相移来选择多个象限中的至少一个象限的装置；以及 用于在基带处旋转正交信号和同相信号中的至少一者以生成经旋转的正交信号和经旋转的同相信号中的至少一者的装置。
【文档编号】H03L7/099GK104137327SQ201380010866
【公开日】2014年11月5日 申请日期:2013年2月27日 优先权日:2012年2月27日
【发明者】S·林, R·布鲁肯布鲁弗 申请人:高通股份有限公司