用于时钟和数据恢复(cdr)电路的可复位压控振荡器(vco)以及相关系统和方法

用于时钟和数据恢复(cdr)电路的可复位压控振荡器(vco)以及相关系统和方法
【专利摘要】本发明公开了时钟和数据恢复(CDR)电路以及可复位压控振荡器(VCO)。在一个实施例中，该CDR电路包括配置成接收数据路径中的数据流并采样该数据流的采样器。然而，需要恢复该数据流的时钟信号以采样该数据流，因为该数据流可能不伴有时钟信号。为了从该数据流恢复该时钟信号，该CDR电路可具有配置成生成时钟输出的可复位VCO。采样器和可复位VCO可操作地相关联，以使得采样器基于该时钟输出来采样该数据路径中的数据流。可复位VCO可被复位以调整该时钟输出的时钟相位，并且帮助减小由该时钟输出和/或数据流的漂移引起的采样误差。
【专利说明】用于时钟和数据恢复（CDR)电路的可复位压控振荡器 (VCO)以及相关系统和方法
[0001] 优先权申请
[0002] 本申请要求 2012 年 2 月 16 日提交的题为 "RESETTABLE VOLTAGE CONTROLLED OSCILLATORS(V⑶s)FOR CLOCK DATA RE⑶VERY(CDR), AND RELATED CDR CIRCUITS， SYSTEMS，AND METHODS (用于时钟数据恢复（CDR)的可复位压控振荡器（VCO)以及相关CDR 电路、系统和方法）"的美国临时专利申请S/N. 61/599, 692的优先权，该临时专利申请通过 援引整体纳入于此。

【背景技术】
[0003] I.公开领域
[0004] 本公开的技术涉及从数据流恢复用于采样该数据流的时钟信号的时钟和数据恢 复（⑶R)电路。
[0005] II.背景
[0006] 有时数据流被传送而不带有伴随时钟。传达该数据流而不带有伴随时钟信号减小 了传送该数据流所需的带宽。然而，为了从该数据流恢复比特，该数据流通常由需要定时参 考来适当地采样该数据流的采样器进行采样。一种提供该定时参考的方式是提供从该数据 流恢复时钟信号的时钟和数据恢复（CDR)电路。CDR是从无时钟信号伴随的数据流提取并 重构时钟信号的过程。生成的时钟信号被提供给采样器以控制何时采样该数据流并恢复该 数据流中的数据比特。
[0007] 图1解说了⑶R电路10的示例。就这一点而言，⑶R电路10包括携带数据流14 的数据路径12。为了从该数据流14恢复时钟信号，CDR电路10包括时钟路径16。时钟路 径16包括检测数据流14中的边沿（即，比特值中的跃变）的边沿检测器18。响应于检测 到数据流14中的边沿，边沿检测器18生成复位脉冲20至选通压控振荡器（VC0) 22以便生 成时钟输出24。选通VC022在边沿检出之际被复位以避免时钟输出24的时钟相位漂移。 由选通VC022生成的时钟输出24被提供给时钟缓冲器26,该时钟缓冲器26提供经缓冲的 时钟输出28。经缓冲的时钟输出28被数据路径12中的采样器30用来控制数据流14的采 样时间。在数据路径12中，在数据输入与采样器30之间提供可调谐延迟32。可调谐延迟 32使数据流14相对于时钟输出24移相，因而采样器30在最优相位（例如，数据流14的眼 图的最大开口）处采样该数据。可调谐延迟32提供的延迟的量由延迟控制码34控制。
[0008] 在⑶R电路10的数据路径12中提供可调谐延迟32需要附加硬件和管芯面积，并 且可增加功耗。
[0009] 公开概沭
[0010] 详细描述中公开的各实施例包括时钟和数据恢复（CDR)电路及可复位压控振荡 器（VC0)。本文中所公开的CDR电路和可复位VC0在数据路径中不需要可调谐延迟电路。 为了恢复数据流内所传达的比特，CDR电路的一个实施例包括配置成接收数据路径中的数 据流并采样该数据流的采样器。从该数据流恢复的时钟信号被采样器用来采样该数据流。 为了从该数据流恢复该时钟信号，CDR电路包括配置成生成时钟输出的可复位VCO。采样器 和可复位VC0可操作地相关联，以使得采样器基于该时钟输出来采样该数据路径中的数据 流。为了减小采样期间的误差，可复位VC0配置成使该时钟输出移相，以使得该数据流和时 钟输出被适当地相位对准。以此方式，在数据路径中不需要可调谐延迟电路来将时钟输出 和数据流相位对准。
[0011] 在可复位VC0的一个实施例中，可复位VC0能被复位以使该时钟输出移相并且帮 助减小由⑶R电路中的漂移引起的采样误差。更具体地，可复位VC0所生成的时钟输出具 有时钟相位。由于该数据流的相位和/或该时钟输出的时钟相位可经历漂移，因此可复位 VC0可配置成接收相位控制输入，该相位控制输入指示该时钟输出的时钟相位的相位设置。 作为数据流中边沿检出的结果，可复位VC0基于该相位控制输入来调整该时钟输出的时钟 相位。因此，该时钟输出的时钟相位可与该数据流的相位重新对准，由此减小由漂移导致的 采样误差。
[0012] ⑶R电路的一个实施例具有包括可复位VC0的时钟路径。⑶R电路的该时钟路径 还具有配置成接收数据流的边沿检测器。一旦检测到该数据流中的边沿，边沿检测器就生 成复位脉冲。可复位VC0配置成作为该复位脉冲的结果，基于相位控制输入来调整该时钟 输出的时钟相位。以此方式，该时钟输出被移相，并且在该数据路径中不需要可调谐延迟电 路。
[0013] 在另一实施例中，提供了用于在CDR电路中从数据流生成时钟输出的方法。该方 法允许时钟输出和数据流的相位对准，而无需在数据路径中可调谐地延迟该数据流。该方 法包括生成具有时钟相位的时钟输出。该方法还包括接收相位控制输入，该相位控制输入 指示该时钟输出的时钟相位的相位设置。为了将该时钟输出的时钟相位与该数据流的相位 对准，该方法还包括作为该数据流中边沿检出的结果，基于该相位控制输入来调整该时钟 输出的时钟相位。
[0014] 在又一实施例中，提供了 一种计算机可读介质。该计算机可读介质存储可由基于 处理器的可复位VC0实现的计算机可执行指令。这些计算机可执行指令配置成使基于处理 器的可复位VC0生成具有时钟相位的时钟输出。通过实现这些计算机可执行指令，基于处 理器的可复位VC0还配置成接收指示该时钟相位的相位设置的相位控制输入。作为边沿检 出的结果，这些计算机可执行指令使基于处理器的可复位VC0基于该相位控制输入来调整 该时钟输出的时钟相位。通过执行存储在该计算机可读介质上的计算机可执行指令，基于 处理器的可复位VC0消除了数据路径中用于将时钟输出和数据流相位对准的可调谐延迟 电路的需要。
[0015] 附图简沭
[0016] 图1是带有可调谐延迟的示例性时钟和数据恢复（CDR)电路的框图，其包括数据 路径以及包括在时钟路径中的生成时钟输出至采样器以控制对数据流的采样的选通压控 振荡器（VC0);
[0017] 图2是示例性CDR电路的框图，其包括携带数据流的数据路径并且包括具有示例 性可复位VC0的时钟路径，该示例性可复位VC0配置成在该时钟路径中生成用于控制对该 数据路径中的数据流的采样的时钟输出；
[0018] 图3是另一示例性CDR电路的框图，其包括携带数据流的数据路径并且包括具有 另一示例性可复位VCO的时钟路径，该另一示例性可复位VCO配置成在该时钟路径中生成 用于控制对该数据路径中的数据流的采样的时钟输出；
[0019] 图4A是具有多个延迟级的示例性可复位VC0的内部电路系统的图示；
[0020] 图4B是解说图4A中示出的可复位VC0中的延迟级的示例性差分输出的时序图；
[0021] 图4C是解说示例性复位脉冲和可由图4A中的可复位VC0提供的经相移的时钟输 出的时序图；
[0022] 图4D是图4A的可复位VC0中的延迟级的示例性电路图；
[0023] 图5是图3中示例性CDR电路的时钟路径中的相移设置电路的示例性电路图，其 中该相移设置电路配置成为图4A中的可复位VC0生成选通相位控制输入；以及
[0024] 图6是可包括本公开的⑶R电路的示例性的基于处理器的系统的框图。
[0025] 详细描沭
[0026] 现在参照附图，描述了本公开的若干示例性实施例。措辞"示例性"在本文中用于 表示"用作示例、实例或解说"。本文中描述为"示例性"的任何实施例不必被解释为优于或 胜过其他实施例。
[0027] 传达给另一设备的数据流可能不伴随有时钟信号。在不提供伴随时钟信号的情况 下，需要较少的带宽来传送该数据流。但是，该数据流可能需要被采样以恢复收到数据流中 的比特。因此，需要定时参考来采样该数据流。一种提供定时参考的方法是通过提供时钟 和数据恢复（CDR)电路来从该数据流恢复时钟信号。
[0028] 详细描述中公开的各实施例包括时钟和数据恢复（CDR)电路及可复位压控振荡 器（VC0)。本文中所公开的CDR电路和可复位VC0在数据路径中不需要可调谐延迟电路。 为恢复数据流内所传达的比特，CDR电路的一个实施例包括配置成接收数据路径中的数据 流并采样该数据流的采样器。从该数据流恢复的时钟信号被该采样器用来采样该数据流。 为了从该数据流恢复该时钟信号，CDR电路包括配置成生成时钟输出的可复位VC0。采样 器和可复位VC0可操作地相关联，使得采样器基于该时钟输出来采样该数据路径中的数据 流。为了减小采样期间的误差，可复位VC0配置成使该时钟输出移相，使得该数据流和时钟 输出被适当地相位对准。以此方式，在数据路径中无需可调谐延迟电路将时钟输出和数据 流相位对准。
[0029] 在可复位VC0的一个实施例中，可复位VC0能被复位以使该时钟输出移相并且帮 助减小由⑶R电路中的漂移引起的采样误差。更具体地，可复位VC0所生成的时钟输出具 有时钟相位。由于该数据流的相位和/或该时钟输出的时钟相位可经历漂移，因此可复位 VC0可配置成接收相位控制输入，该相位控制输入指示该时钟输出的时钟相位的相位设置。 作为数据流中边沿检出的结果，可复位VC0基于该相位控制输入来调整该时钟输出的时钟 相位。因此，该时钟输出的时钟相位可与该数据流的相位重新对准，由此减小由漂移导致的 采样误差。
[0030] ⑶R电路的一个实施例具有包括可复位VC0的时钟路径。⑶R电路的该时钟路径还 具有配置成接收数据流的边沿检测器。一旦检测到该数据流中的边沿，边沿检测器就生成 复位脉冲。可复位VC0配置成作为该复位脉冲的结果，基于脉冲控制输入来调整该时钟输 出的时钟相位。以此方式，该时钟输出被移相，并且在该数据路径中无需可调谐延迟电路。
[0031] 就这一点而言，图2解说了⑶R电路34的一个实施例，该⑶R电路34配置成从数 据流36恢复时钟信号以提供给采样器来从数据流36恢复比特。CDR电路34在输入节点38 接收数据流36。输入节点38可操作地与CDR电路34中的数据路径40和时钟路径42相关 联。输入节点38处的数据流36沿数据路径40被携带。为了从数据流36恢复这些比特， CDR电路34在数据路径40中包括采样器44。采样器44配置成接收和采样数据路径40中 的数据流36。采样器44生成指示从数据流36所恢复的比特的数据输出46。在一个实施 例中，数据输出46具有非归零（NRZ)信号格式。例如，如果由采样器44获得的样本超出阈 值电压电平，则这指示逻辑"1"。采样器44将数据输出46生成为具有高电压电平，以指示 从数据流36所恢复的该比特为" 1"。如果从数据流36获得的样本低于阈值电压电平，则数 据输出46中不生成脉冲以指示从数据流36所恢复的该比特为"0"。以此方式，采样器44 生成表示从数据流36所恢复的比特的数据输出46。
[0032] 然而，采样器44必须在适当的采样相位处采样数据流36。由于数据流36可不伴 随时钟信号而被接收，因此图2中的⑶R电路34还包括时钟路径42。时钟路径42包括可 复位VC048,该可复位VC048配置成生成具有时钟相位的时钟输出50作为从数据流36恢复 的时钟信号。数据路径40中的采样器44基于时钟输出50来采样数据流36。在该实施例 中，采样器44接收基于时钟输出50的经缓冲的时钟输出52。因此，采样器44基于可复位 VC048所生成的时钟输出50来采样数据流36。
[0033] 为了减小数据输出46中的采样误差，根据数据流36的相位来控制时钟输出50的 时钟相位。数据流36的眼图可被用来确定用于采样数据流36的最优相位。数据流36的 眼图提供数据流36的调制技术所采用的不同码元的迹线。（这些迹线可示出不同码元在被 采样器44接收时的信号电平）。另外，这些迹线可在单个码元周期上绘出，以使得从眼图中 能容易地观察到这些不同码元的信号电平的差异。在该特定示例中，假定比特率等于码率。 替换实施例可实现其中不同码元表示数据流36中一个或多个比特的分组的方案。
[0034] 码元周期可从调制技术的码率确定，其通常为数据流36的比特率的整数倍。在该 示例中，码率等于比特率且由此码元周期等于1/比特率。眼图的最大开口指示采样数据流 36产生采样误差的可能性在何时最低。眼图的最大开口在时间上被定位在码元周期期间的 一个特定时间（或在多个特定时间）。该特定时间（或多个特定时间）对应于用于采样数 据流36的一个最优相位（或多个最优相位）。
[0035] 继续参照图2,可复位VC048最初可使时钟输出50的时钟相位对准（且由此使经 缓冲的时钟输出52的时钟相位对准），因此采样器44在各最优数据相位或接近于各最优数 据相位处采样数据流36。即便如此，时钟输出50还是可能漂移，由此修改数据流36与时钟 输出50之间的相位对准，这可增加数据输出46的误码率。就这一点而言，可复位VC048配 置成作为数据流36中的边沿检出的结果，调整时钟输出50的时钟相位。这有助于维持采 样器44在该最优相位（或各最优相位）或接近于该最优相位（或各最优相位）处对数据 流36进行采样，并且减小采样器44所生成的数据输出46的误码率。由于可采用使用任何 类型的通信格式的数据流36,因此取决于数据流36的特定通信格式，可复位VC048的不同 实施例可被用来使时钟输出50和数据流36相位对准。
[0036] 在该特定实施例中，时钟路径42还耦合至输入节点38,以便接收数据流36并从 数据流36恢复时钟信号。时钟路径42包括边沿检测器54、可复位VC048、以及时钟缓冲 器56。边沿检测器54配置成接收数据流36,并且一旦检测到数据流36中的边沿就生成复 位脉冲58。可复位VC048耦合至边沿检测器54并且配置成生成具有时钟相位的时钟输出 50。具体而言，可复位VC048生成时钟输出50,以使得时钟输出50具有基于数据流36的 比特率的时钟频率。由于⑶R电路34可配置成对特定通信信道上所传达的数据流36进行 操作，因此可固有地知晓数据流36的比特率。另一方面，数据流36的比特率可由⑶R电路 34上游或下游的其他设备来确定，并且可复位VC048可被调整以生成带有基于比特率的时 钟频率的时钟输出50。在一个示例中，时钟输出50的时钟频率大约是比特率的两倍，以使 得采样器44根据奈奎斯特采样率来采样数据流36。替换地，可复位VC048可以响应于来自 边沿检测器54 (或来自另一边沿检测器）的复位脉冲58的定时，以便生成具有基于数据流 36的比特率的时钟频率的时钟输出50。
[0037] 边沿检测器54可在检测到数据流36中每个边沿之际、或替换地在检测到数据流 36中每第η个边沿之际生成复位脉冲58。这可取决于数据流36的特定特性以及采样器44 要采用的期望采样技术。例如，如果数据流36是NRZ信号，则数据流36中的每个比特可能 不具有互补边沿。这在NRZ信号中当连续比特具有相同比特值时发生。因此，在一个实施 例中，边沿检测器54在数据流36的每个边沿处生成复位脉冲58。换言之，复位脉冲58在 正负跃变边沿两者、仅在正边沿、或仅在负边沿处被生成。这允许可复位VC048在每个边沿 之后或在某些边沿处提供相位对准。例如，可以为数据流36中每个正跃变边沿生成复位脉 冲58。替换地，可以为数据流36中每个负跃变边沿生成复位脉冲58。
[0038] NRZ信号格式常常被用在数据传输中，因为具有与RZ信号相同比特率的NRZ信号 需要较少的带宽。不同应用可采用NRZ格式、RZ格式以及任何其他格式来表示数据流36内 的比特。尽管在本文中所讨论的具体实施例采用具有NRZ信号格式的数据流，但CDR电路 34的其他实施例以及CDR电路34的组件可配置成从具有任何其他格式的数据流恢复时钟 信号。对于图2中示出的边沿检测器54,假定数据流36具有NRZ信号格式，并且边沿检测 器54配置成响应于数据流36的每个边沿而生成复位脉冲58。替换地，边沿检测器54可配 置成仅为上升沿或下降沿生成复位脉冲58。⑶R电路34的又一些实施例可被设计成为具 有其他信号格式的数据流以及根据该信号格式为数据流内所选边沿生成复位脉冲。
[0039] 为防止或纠正数据流36和/或时钟输出50的漂移，可复位VC048可配置成接收相 位控制输入60,该相位控制输入60指示时钟输出50的时钟相位的相位设置。可复位VC048 基于相位控制输入60调整时钟输出50的时钟相位。此外，可复位VC048配置成作为数据 流36中的边沿检出的结果，调整时钟输出50的时钟相位。由此，对时钟输出50的时钟相 位的调整可以响应于复位脉冲58来提供。在该特定实施例中，响应于来自边沿检测器54 的复位脉冲58,可复位VC048以复位模式操作。在复位模式中，可复位VC048复位，以使得 时钟输出50的时钟相位根据释放复位脉冲58之际相位控制输入60所指示的相位设置来 提供。一旦复位脉冲被释放，可复位VC048就以振荡模式操作，在振荡模式中可复位VC048 简单地配置成生成时钟输出50。
[0040] 应当注意，图2的⑶R电路34在数据路径40中不包括用于调整数据流36的相位 的可调谐延迟电路。相反，时钟路径42使时钟输出50偏移以将时钟输出50的时钟相位与 数据流36对准。通过利用可复位VC048来提供相位对准，可以减少⑶R电路34的硬件、管 芯面积以及功耗。
[0041] 在振荡模式期间，图2中示出的可复位VC048对相位控制输入60无响应，而不管 相位控制输入60是否正被接收。然而，当收到复位脉冲58时，可复位VC048以复位模式操 作，从而时钟输出50的时钟相位可根据相位控制输入60所指示的相位设置来调整。这允许 图2中可复位VC048的实施例提供时钟输出50相对于数据流36的当前相位的相位调整， 如复位脉冲58所指示的。
[0042] 时钟路径42和数据路径40耦合至采样器44。采样器44基于时钟输出50来采 样数据路径40中的数据流36。采样器44可通过以下方式基于时钟输出50来采样数据流 36 :直接接收时钟输出50、间接接收时钟输出50、或接收根据时钟输出50所生成的另一类 型的时钟信号。在该实施例中，时钟缓冲器56稱合在可复位VC048与米样器44之间。时 钟缓冲器56配置成从可复位VC048接收时钟输出50,并且将经缓冲的时钟输出52提供给 采样器44。在该示例中，采样器44间接地接收时钟输出50,因为经缓冲的时钟输出52是 时钟输出50的经缓冲版本。另外，还从⑶R电路34的输出节点62独立地传送经缓冲的时 钟输出52,以使得耦合至⑶R电路34的下游电路能利用经缓冲的时钟输出52。在一个实 施例中，采样器44将数据输出46生成为NRZ信号。因此，尽管数据输出46与数据流36的 比特率可以相等，但数据流36与数据输出46的频率分量可以不同。可将数据输出46从采 样器44发送至下游电路系统以供进一步处理。
[0043] 继续参照图2,利用相位控制输入60以便纠正由于时钟输出50的时钟相位、经缓 冲的时钟输出52的时钟相位和数据流36之间的漂移引起的失准。就这一点而言，相位控 制输入60所指示的相位设置将时钟输出50的时钟相位进行重新对准，用以控制采样器44 在数据流36的最优相位或接近于数据流36的最优相位处（如果可能的话）的采样。
[0044] 如图2中所示，⑶R电路34已被集成到半导体管芯64中。由此，数据路径60、时 钟路径43、采样器44、边沿检测器54、可复位VC048以及时钟缓冲器56是已被集成到半导 体管芯64的电路。或者，可以在单独的半导体管芯上提供CDR电路34的诸组件中的一个 或多个组件。例如，可复位VC0的替换实施例可使用通用计算机硬件（诸如，微处理器）来 实现。这些基于处理器的可复位VC0可在单独的半导体管芯上提供并且可操作用于实现计 算机可执行指令。这些计算机可执行指令使基于处理器的可复位VC0生成时钟输出50,接 收相位控制输入60,并且作为数据流36中的边沿检出的结果，基于相位控制输入60调整时 钟输出50的时钟相位。基于处理器的可复位VC0由此可用在与图2中示出的⑶R电路34 类似的CDR电路的各实施例中。还可为配置成与本公开范围内其他CDR电路一起操作的其 他基于处理器的可复位VC0提供计算机可执行指令。
[0045] 图3解说了根据本公开的另一示例性⑶R电路66。⑶R电路66也可操作用于从 数据流36恢复比特和时钟信号。然而，在CDR电路66中使用不同的示例性时钟路径68来 控制采样器44的采样。不同于图2中示出的时钟路径42,时钟路径68包括相移设置电路 70,其配置成接收初步相位控制输入72以及来自边沿检测器54的复位脉冲58。另外，在时 钟路径68中提供另一示例性可复位VC074来生成时钟输出50。
[0046] 图3中的相移设置电路70基于初步相位控制输入72和复位脉冲58生成相位控 制输入76。更具体地，相移设置电路70用复位脉冲58选通初步相位控制输入72。由于相 移设置电路70用复位脉冲58选通初步相位控制输入72,因此相位控制输入76被复位脉冲 58选通。以此方式，相移设置电路70生成相位控制输入76作为选通相位控制输入。如下 文更详细地解释的，初步相位控制输入72的一个实施例可被提供为初步相位控制码，并且 相位控制输入76的一个实施例可被提供为选通相位控制码。
[0047] 继续参照图3,可复位VC074配置成从相移设置电路70接收相位控制输入76,并 且基于相位控制输入来调整时钟输出50的时钟相位。相位控制输入76指不时钟输出50 的时钟相位的相位设置。由于可复位VC074收到的相位控制输入76是由复位脉冲58选通 的，因此可复位VC074配置成作为数据流36中的边沿检出的结果来调整时钟相位。以此方 式，时钟输出50 (且由此经缓冲的时钟输出52同样）可被对准，以使得数据流36在最优数 据相位或接近于最优数据相位处被采样。
[0048] 图4A是图3中示出的可复位VC074的示例性电路图。可复位VC074具有多个延 迟级（一般称为元素78且个别称为元素78A-78D)，其被配置成生成时钟输出50。具体而 言，每个延迟级78配置成接收差分输入（一般称为元素80且个别称为元素80A-80D),并且 生成差分输出（一般称为元素82且个别称为元素82A-82D)。图4A的可复位VC074具有四 个延迟级78A-78D。然而，如本领域普通技术人员鉴于本公开将显而易见的，可复位VC074 的替换实施例可具有任何数量的延迟级78。
[0049] 延迟级78共同配置在振荡环中，这允许延迟级78生成时钟输出50。每个延迟级 78可编程为以振荡模式及复位模式操作。可复位VC074在未接收到相位控制输入76 (如图 3中所示）时以振荡模式操作，并且差分输入80决定振荡模式中的差分输出82。然而，当 图4A中示出的可复位VC074收到相位控制输入76时，可复位VC074以复位模式操作，并且 差分输出82由一系列码（一般称为元素84且个别称为元素84A-84D)来决定。图4A中示 出的一系列码84构成图3中示出的相位控制输入76的一个实施例。在该实施例中，假定 相位控制输入76是由复位脉冲58选通的选通相位控制码并且指示数据流36中的边沿检 出。不同于振荡模式，延迟级78收到的码84决定复位模式中的差分输出82而非差分输入 80。选通相位控制码所指示的相位设置可表示相位延迟。
[0050] 在图4A中解说的特定实施例中，可复位VC074包括初始延迟级78A、第一中间延迟 级78B、第二中间延迟级78C以及最终延迟级78D。初始延迟级78A配置成接收初始差分输 入80A并生成初始差分输出82A。类似地，第一中间延迟级78B配置成接收第一中间差分输 入80B并生成第一中间差分输出82B。第二中间延迟级78C配置成接收第二中间差分输入 80C并生成第二中间差分输出82C。最后，最终延迟级78D配置成接收最终差分输入80D并 生成最终差分输出82D。由最终延迟级78D生成的最终差分输出82D是时钟输出50。
[0051] 为形成振荡环，初始延迟级78A配置成接收时钟输出50作为初始差分输入80A。 在最终差分输出82D被反馈回初始延迟级78A时，初始延迟级78A响应于振荡模式期间收 到的反馈而生成初始差分输出82A。最终延迟级78D配置成接收最终差分输入80D，其基于 初始差分输出82A。据此，最终延迟级78D生成最终差分输出82D。
[0052] 在振荡模式期间提供振荡所需的只是反馈回可复位VC074的时钟输出50导致由 可复位VC074所生成的时钟输出50的反相。在该示例中，最终差分输出82D是时钟输出 50,并且时钟输出50被反馈回初始延迟级78A作为初始差分输入80A。最终差分输出82D 的反相导致了初始差分输入80A的反相，初始差分输入80A的反相再次导致了最终差分输 出82D的反相。随着这些反相因反馈而被持续重复，时钟输出50的振荡被提供。时钟输出 50的时钟频率由可复位VC074的总传播延迟来决定。更具体地，可复位VC074的总传播延 迟可以等于总传播延迟之后自时钟输出50的反相发生以来一时钟周期的大约一半。图4A 解说了可被用来形成初始延迟级78A的电路组件。这些组件的功能性将在图4D中更详细 地解释。然而，假定第一中间延迟级78B、第二中间延迟级78C和最终延迟级78D具有与初 始延迟级78A相同的组件。
[0053] 在振荡模式中，当延迟级78未接收码84时，每个延迟级78A-78D配置成使差分输 入80反相，以使得差分输出82具有差分输入80的反极性。然而，每个延迟级78具有延迟 级传播延迟。延迟级传播延迟决定延迟级78生成具有差分输入80的反极性的差分输出82 所需的时间量。
[0054] 现在参照图4B并继续参照图4A，图4B解说了差分输出82A-82D的各实施例，差分 输出82A-82D可由延迟级78在振荡模式期间生成。最终差分输出82D是图4A中的时钟输 出50。图4A的可复位VC074的功能性的解释在图4B中紧接在时钟脉冲85之后在最终差 分输出82D具有低信号电平时的时间tl开始。当最终差分输出82D具有低信号电平时，最 终差分输出82D的顶部极性具有低信号电平而最终差分输出82D的底部极性具有高信号电 平（见图4A)相应地，初始差分输入80A由初始延迟级78A接收，以使得初始差分输入80A 的顶部极性具有低信号电平，而初始差分输入80A的底部极性具有高信号电平。如上所述， 初始延迟级78A配置成生成具有初始差分输入80A的反极性的初始差分输出82A。然而，初 始延迟级78A具有初始延迟级传播延迟86A，以使得初始差分输出82A直到时间t2才稳定 成具有初始差分输入80A的反极性。
[0055] 继续参照图4B，在时间t2,初始差分输出82A具有高信号电平。因此，初始差分输 出82A的顶部极性具有高信号电平，而初始差分输出82A的底部极性具有低电压电平。第 一中间延迟级78B与初始延迟级78A交叉耦合。结果，在时间t2,第一中间差分输入80B的 顶部极性具有低信号电平，而第一中间差分输入80B的底部极性具有高信号电平。第一中 间延迟级78B还配置成将第一中间差分输出82B生成为具有第一中间差分输入80B的反极 性。然而，第一中间延迟级78B具有第一中间延迟级传播延迟86B，以使得第一中间差分输 出82B直到时间t3才稳定成具有第一中间差分输入80B的反相。
[0056] 继续参照图4B，在时间t3,第一中间差分输出82B具有高信号电平，并且因此第一 中间差分输出82B的顶部极性具有高信号电平，而第一中间差分输出82B的底部极性具有 低信号电平。第二中间延迟级78C与第一中间延迟级78B交叉耦合。因此，在时间t3,第二 中间差分输入80C的顶部极性具有低信号电平，而第二中间差分输入80C的底部极性具有 高信号电平。第二中间延迟级78C还配置成生成具有第二中间差分输入80C的反极性的第 二中间差分输出82C。然而，第二中间延迟级78C具有第二中间延迟级传播延迟86C，以使 得第二中间差分输出82C直到时间t4才稳定成第二中间差分输入80C的反极性。
[0057] 继续参照图4B，在时间t4,第二中间差分输出82C具有高信号电平，并且因此第二 中间差分输出82C的顶部极性具有高信号电平，而第二中间差分输出82C的底部极性具有 低信号电平。最终延迟级78D与第二中间延迟级78C交叉耦合。结果，在时间t4,最终差 分输入80D的顶部极性具有低信号电平，而最终差分输入80D的底部极性具有高信号电平。 最终延迟级78D配置成生成具有最终差分输入80D的反极性的最终差分输出82D。然而，最 终延迟级78D具有最终延迟级传播延迟86D，以使得最终差分输出82D直到时间t5才稳定 成具有最终差分输入80D的反极性。
[0058] 继续参照图4B，在时间t5,最终差分输出82D且因此时钟输出50具有高信号电 平。由此，在时间t5,最终差分输出82D的顶部极性具有高信号电平，而最终差分输出82D 的底部极性具有低信号电平。在一半时钟周期之后，时钟输出50因此已被反相成高信号电 平。一半时钟周期大约等于初始延迟级传播延迟86A、第一中间延迟级传播延迟86B、第二 中间延迟级传播延迟86C、和最终延迟级传播延迟86D的合计。
[0059] 继续参照图4B，最终差分输出82D被反馈回初始延迟级78A。因此，在时间t5,初 始差分输入80A的顶部极性具有高信号电平，而初始差分输出82A的底部极性具有低信号 电平。结果，在初始延迟级传播延迟86A之后，在时间t6,初始差分输出82A反相成低信号 电平。因此，在时间t6,初始差分输出82A的顶部极性具有低信号电平，而最终差分输出82D 的底部极性具有高信号电平。
[0060] 由于初始延迟级78A与第一中间延迟级78B交叉耦合，在时间t6,第一中间差分输 入80B的顶部极性具有高信号电平，而第一中间差分输入80B的底部极性具有低信号电平。 在第一中间延迟级传播延迟86B之后，在时间t7,第一中间差分输出82B反相成低信号电 平。结果，在时间t7,第一中间差分输出82B的顶部极性具有低信号电平，而第一中间差分 输出82B的底部极性具有高信号电平。
[0061] 由于第一中间延迟级78B与第二中间延迟级78C的交叉耦合，在时间t7,第二中间 差分输入80C的顶部极性具有高信号电平，而第二中间差分输入80C的底部极性具有低信 号电平。在第二中间延迟级传播延迟86C之后，在时间t8,第二中间差分输出82C反相成低 信号电平。结果，在时间t8,第二中间差分输出82C的顶部极性具有低信号电平，而第二中 间差分输出82C的底部极性具有高信号电平。
[0062] 由于第二中间延迟级78C与最终延迟级78D的交叉耦合，在时间t8,最终差分输入 80D的顶部极性具有高信号电平，而最终差分输入80D的底部极性具有低信号电平。在最终 延迟级传播延迟86D之后，在时间t9,最终差分输出82D反相成低信号电平。结果，在时间 t9,最终差分输出82D的顶部极性具有低信号电平，而最终差分输出82D的底部极性具有高 信号电平。因此，时钟输出50在时间t9反相回到低，如它在时间tl那样。在另一半时钟 周期之后，时钟输出50因此已被再次反相成低。该另一半时钟周期同样大约等于初始延迟 级传播延迟86A、第一中间延迟级传播延迟86B、第二中间延迟级传播延迟86C、和最终延迟 级传播延迟86D的合计。因此该时钟周期大约是初始延迟级传播延迟86A、第一中间延迟 级传播延迟86B、第二中间延迟级传播延迟86C、和最终延迟级传播延迟86D的合计的两倍。 只要可复位VC074处于振荡模式，就重复上述过程。
[0063] 在可复位VC074的该实施例中，初始延迟级传播延迟86A、第一中间延迟级传播延 迟86B、第二中间延迟级传播延迟86C、和最终延迟级传播延迟86D大致相同，并且因此每个 传播延迟都等于约八分之一的时钟周期。可复位VC074的替换实施例可被配置以使得延迟 级传播延迟86A-86D具有设计的差异。在任何情况下，延迟级传播延迟86A-86D的组合决定 一半时钟周期的时间长度，并由此设置差分输出82(且由此时钟输出50)的时钟频率。延 迟级78可以是可编程的，以便改变其延迟级传播延迟86,从而允许差分输出82 (且由此还 有时钟输出50)的时钟频率得以改变。
[0064] 现在参照图4C并继续参照图4A，图4C是解说示例性复位脉冲58和时钟输出的各 个实施例（在图4C中个别地指代元素50A-50F)的示例性信号图。作为复位脉冲58的结 果，可复位VC074接收相位控制输入76 (在图3中示出）作为选通相位控制码。选通相位 控制码指示时钟输出50的时钟相位的相位设置。选通相位控制码由图4A中示出的可复位 VC074接收作为第一码84A、第二码84B、第三码84C和第四码84D。当延迟级78中的每个 延迟级都接收到码84时，可复位VC074以复位模式操作。每个延迟级78配置成在复位模 式期间接收相位控制输入76 (如图3中所示）的对应码84并且基于对应码84提供对应的 差分输出82,而不是如振荡模式中根据差分输入80提供差分输出82。
[0065] 同样如上所述，最终差分输出82D (如图4B中所示）在该实施例中是可复位VC074 的时钟输出50 (如图4A中所示）。因此，图4C解说了时钟输出50的各个实施例（且由此 图4B中的最终差分输出82D)为时钟输出50A-50F。示出时钟输出50A因复位模式而没有 任何调整，并且仅作为其他时钟输出50B-50F的基准而提供。时钟输出50B-50F中的每个 时钟输出已根据选通相位控制码所指示的不同示例性相位设置进行调整。在该实施例中， 选通相位控制码所指示的相位设置是相位延迟（在图4C中一般称为元素88且个别称为元 素88A-88E)。可复位VC074配置成取决于选通相位控制码所指示的相位延迟88来调整时 钟输出50的时钟相位。时钟输出50的时钟相位通过响应于复位脉冲58的释放提供相位 延迟88来调整。
[0066] 再次参照图4A和4C，复位脉冲58在时钟输出50A-50F处于低信号电压时的时间 ta开始。因此，在时间1，时钟输出50 (且由此图4B中示出的最终差分输出82D)的顶部极 性具有低信号电平，而时钟输出50的底部极性具有高信号电平。实质上，选通相位控制码 在差分输出82A-82D(如图4B所示）的振荡中选择一点，以使得当可复位VC074回到振荡 模式时相位延迟88响应于复位模式的释放而被提供。复位脉冲58在时间t b结束。响应 于复位脉冲58的释放，相位延迟88基于选通相位控制码的特定实施例在复位模式期间所 选的振荡的点而被提供。
[0067] 为进一步解释可复位VC074的操作，下表解说了图4C中选通相位控制码、特定选 通相位控制码所指示的对应相位延迟88、以及对应相位延迟88向对应时钟输出50的时钟 相位提供的相位调整的各实施例。
[0068]

【权利要求】
1. 一种用于时钟和数据恢复电路的可复位压控振荡器（VCO)，所述可复位VCO配置 成： 生成具有时钟相位的时钟输出； 接收指示所述时钟相位的相位设置的相位控制输入；以及 作为数据流中边沿检出的结果，基于所述相位控制输入来调整所述时钟输出的时钟相 位。
2. 如权利要求1所述的可复位VC0,其特征在于，所述相位控制输入包括指示所述时钟 相位的相位设置的相位控制码。
3. 如权利要求1所述的可复位VC0,其特征在于，所述相位控制输入包括选通相位控制 码，所述选通相位控制码指示所述时钟相位的相位设置并且由指示所述数据流中的边沿检 出的复位脉冲来选通。
4. 如权利要求3所述的可复位VC0,其特征在于，所述选通相位控制码所指示的相位设 置表示相位延迟。
5. 如权利要求4所述的可复位VC0,其特征在于，所述可复位VC0进一步配置成响应于 所述复位脉冲的释放，通过提供所述相位延迟来调整所述时钟输出的时钟相位。
6. 如权利要求1所述的可复位VC0,其特征在于，进一步配置成生成具有基于所述数据 流的比特率的时钟频率的控制输出。
7. 如权利要求1所述的可复位VC0,其特征在于，进一步包括配置成生成所述时钟输出 的多个延迟级。
8. 如权利要求7所述的可复位VC0,其特征在于，所述多个延迟级可编程在振荡模式和 复位模式中。
9. 如权利要求8所述的可复位VC0,其特征在于，所述多个延迟级包括： 初始延迟级，其配置成接收所述时钟输出作为初始差分输入，并且生成初始差分输出； 以及 最终延迟级，其配置成基于所述初始差分输出来接收最终差分输入，并且生成所述时 钟输出。
10. 如权利要求9所述的可复位VC0,其特征在于，进一步包括布置在所述初始延迟级 与所述最终延迟级之间的至少一个中间延迟级，所述至少一个中间延迟级配置成接收至少 一个中间差分输入并且生成至少一个中间差分输出。
11. 如权利要求9所述的可复位VC0,其特征在于，在振荡模式中： 所述初始延迟级配置成生成具有所述初始差分输入的反极性的所述初始差分输出；以 及 所述最终延迟级配置成接收所述最终差分输入，并且生成具有所述最终差分输入的反 极性的所述时钟输出。
12. 如权利要求9所述的可复位VC0,其特征在于，所述可复位VC0配置成当没有接收 到所述相位控制输入时以所述振荡模式操作。
13. 如权利要求9所述的可复位VC0,其特征在于，在复位模式中： 所述初始延迟级配置成将所述初始差分输出生成为所述相位控制输入的第一码的反 极性；以及 所述最终延迟级配置成将所述时钟输出生成为所述相位控制输入的第二码的反极性。
14. 如权利要求7所述的可复位VCO,其特征在于 在复位模式期间，所述多个延迟级中的每个延迟级配置成： 接收由复位脉冲选通的所述相位控制输入的对应码； 基于所述对应码提供对应差分输出；以及 其中，所述时钟输出包括所述差分输出之一，以使得一旦释放所述复位模式，在所述相 位延迟之后所述时钟输出的初始边沿就跟随所述复位模式的释放而来。
15. 如权利要求1所述的可复位VCO,其特征在于，所述可复位VCO集成到半导体管芯 中。
16. 如权利要求1所述的可复位VCO,其特征在于，所述可复位VCO被包括在从包含以 下各项的组中选取的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、 移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助 理（PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音 乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光碟（DVD)播放器 和便携式数字视频播放器。
17. -种用于时钟和数据恢复电路的可复位压控振荡器（VCO)，所述可复位VCO包括： 用于生成具有时钟相位的时钟输出的装置； 用于接收指示所述时钟相位的相位设置的相位控制输入的装置；以及 用于作为数据流中边沿检出的结果，基于所述相位控制输入来调整所述时钟输出的时 钟相位的装置。
18. -种用于在时钟和数据恢复电路中从数据流生成时钟输出的方法，包括： 生成具有时钟相位的时钟输出； 接收指示所述时钟相位的相位设置的相位控制输入；以及 作为数据流中边沿检出的结果，基于所述相位控制输入来调整所述时钟输出的时钟相 位。
19. 如权利要求18所述的方法，其特征在于，接收所述相位控制输入包括接收指示所 述时钟相位的相位设置的相位控制码。
20. 如权利要求18所述的方法，其特征在于，进一步包括用指示所述数据流中的边沿 检出的复位脉冲来选通初步相位控制输入，以生成所述相位控制输入。
21. 如权利要求18所述的方法，其特征在于，进一步包括提供所述时钟输出，以使得采 样器基于所述时钟输出来采样所述数据流。
22. -种其上存储有计算机可执行指令的计算机可读介质，所述指令使基于处理器的 可复位压控振荡器： 生成具有时钟相位的时钟输出； 接收指示所述时钟相位的相位设置的相位控制输入；以及 作为数据流中边沿检出的结果，基于所述相位控制输入来调整所述时钟输出的时钟相 位。
23. -种时钟和数据恢复电路，包括： 采样器，其配置成接收数据路径中的数据流，并且基于时钟输出来采样所述数据流； 边沿检测器，其配置成接收所述数据流，并且一旦检测到所述数据流中的边沿就生成 复位脉冲； 可复位压控振荡器（VCO)，其配置成： 生成具有时钟相位的所述时钟输出； 接收指示所述时钟相位的相位设置的相位控制输入；以及 作为所述复位脉冲的结果，基于所述相位控制输入来调整所述时钟输出的时钟相位。
24. 如权利要求23所述的时钟和数据恢复电路，其特征在于，其在所述数据路径中不 包括用于调整所述数据流的相位的可调谐延迟电路。
25. 如权利要求23所述的时钟和数据恢复电路，其特征在于，进一步包括时钟缓冲器， 所述时钟缓冲器配置成接收所述时钟输出，并且向所述采样器提供经缓冲的时钟输出。
26. 如权利要求23所述的时钟和数据恢复电路，其特征在于，所述时钟路径进一步包 括相移设置电路，所述相移设置电路配置成响应于所述复位脉冲来生成所述相位控制输 入。
【文档编号】H03K3/03GK104126282SQ201380009427
【公开日】2014年10月29日 申请日期:2013年2月15日 优先权日:2012年2月16日
【发明者】J·庄, N·V·丹恩 申请人:高通股份有限公司