一种数据时钟恢复电路的制作方法
【技术领域】
[0001]本实用新型涉及数据传输领域，更具体地，涉及一种数据时钟恢复电路。
【背景技术】
[0002]在数字通信系统中，接收机一般需要一个基于接收数据的数据时钟恢复电路，用于根据接收数据进行时钟恢复，并以恢复时钟为基准对接收数据采样，以保证接收数据的正确性。时钟恢复电路在基于方波传输(如OOK调制)的可见光通信系统的应用尤为广泛。
[0003]一般的，如图1、2、3所示，数据时钟恢复电路(OTR)有以下几种:1)基于逻辑芯片的数据时钟恢复电路；2)基于PLL锁相环芯片的数据时钟恢复电路；3)基于专用芯片的数据时钟恢复电路。
[0004]以上三种数据时钟恢复电路的使用已比较成熟。但是，第2)种电路无法有效地对突发性数据进行快速的时钟恢复。而第I)种电路和第3)种电路虽然能对上述问题进行解决，但其成本较高，同时第I)种电路还需要额外的逻辑开发，增加了系统设计的复杂度，无法满足低成本、低速数据系统的时钟恢复需求。
【实用新型内容】
[0005]本实用新型为解决以上现有技术的不足，提供了一种低成本、结构简单、适用于方波突发性数据传输的数据时钟恢复电路。
[0006]为实现以上发明目的，采用的技术方案是:
[0007]—种数据时钟恢复电路，包括反相器、第一时钟产生电路、第二时钟产生电路和恢复时钟合成电路；
[0008]第一时钟产生电路的输入端与数据源接口连接，输出端与恢复时钟合成电路连接；
[0009]第二时钟产生电路的输入端通过反相器与数据源接口连接，输出端与恢复时钟合成电路连接。
[0010]上述方案中，数据信号经数据源接口分为两路:1) 一路接入第一时钟产生电路，第一时钟产生电路工作原理如下:在数据信号为高电平时，时钟正常输出，而在数据信号为低电平时，输出为零；因此通过第一时钟电路可产生数据信号为高电平时的恢复时钟输出Fclkh ；2)另一路经反相后接入第二时钟产生电路，第二时钟产生电路的工作原理与第一时钟产生电路相同，通过第二时钟产生电路可产生数据信号为低电平时的恢复时钟输出Fclkl。Fclkh、Fclkl通过恢复时钟合成电路，最终得到采样频率N (N>=2)倍于数据信号频率的恢复时钟Fclk，作为采样时钟，对数据信号进行采样。
[0011]优选地，所述恢复电路还包括有时钟源；
[0012]其中第一时钟产生电路、第二时钟产生电路均为可控制计数清零的计数器；两个计数器的INA端均与时钟源连接；
[0013]计数器的CLR端为第一时钟产生电路、第二时钟产生电路的输入端，计数器的QA端、QB端、QC端、QD端中任一均可为第一时钟产生电路、第二时钟产生电路的输出端。
[0014]优选地，所述计数器为74HC393N芯片。
[0015]优选地，所述第一时钟产生电路、第二时钟产生电路均为通用时基电路；
[0016]通用时基电路包括时基芯片、电阻R1、电阻R2和电容Cl ;其中时基芯片的VDD端通过电阻Rl与DIS端连接；DIS端通过电阻R2与TH端、TR#端连接；电容Cl的一端与TH端、TR#端连接，另一端接地；VSS端、CO端接地；
[0017]时基芯片的RESET端为第一时钟产生电路、第二时钟产生电路的输入端，OUT端为第一时钟产生电路、第二时钟产生电路的输出端。
[0018]优选地，所述通用时基电路还包括有滤波电容C，时基芯片的CO端通过滤波电容C接地。
[0019]优选地，所述时基芯片为NE555时基芯片。
[0020]优选地，所述恢复时钟合成电路为74HC86D芯片或74HC32D芯片。
[0021]与现有技术相比，本实用新型的有益效果是:
[0022]本实用新型提供的数据时钟恢复电路在解决数据传输过程中时钟恢复问题的同时，由于其制造成本较低，因此可以大幅度降低系统开发的成本。
【附图说明】
[0023]图1为基于逻辑芯片的数据时钟恢复电路的结构示意图。
[0024]图2为基于PLL锁相环芯片的数据时钟恢复电路的结构示意图。
[0025]图3为基于专用芯片的数据时钟恢复电路的结构示意图。
[0026]图4为采用通用时基电路作为第一时钟产生电路、第二时钟产生电路时恢复电路的结构示意图。
[0027]图5为采用计数器作为第一时钟产生电路、第二时钟产生电路时恢复电路的结构示意图。
[0028]图6为在第一时钟产生电路、反相器、第二时钟产生电路、恢复时钟合成电路的输出端采集的信号时序图。
[0029]图7为采用通用时基电路作为第一时钟产生电路、第二时钟产生电路时恢复电路的仿真实验结果图。
[0030]图8为采用计数器作为第一时钟产生电路、第二时钟产生电路时恢复电路的仿真实验结果图。
【具体实施方式】
[0031]为了能够更好地结合附图对技术方案进行阐述，首先对时基芯片的引脚进行说明:
[0032]I:VSS2:TR# 3:0UT4:RESET#
[0033]5:C06:TH 7:DIS8:VDD
[0034]实施例1
[0035]本实用新型提供了一种数据时钟恢复电路，如图4、5所示，该电路包括反相器、第一时钟产生电路、第二时钟产生电路和恢复时钟合成电路；第一时钟产生电路的输入端与数据源接口连接，输出端与恢复时钟合成电路连接；第二时钟产生电路的输入端通过反相器与数据源接口连接，输出端与恢复时钟合成电路连接。为方便描述，第一时钟产生电路、反相器、第二时钟产生电路和恢复时钟合成电路可分别用a、b、C、d表不。
[0036]上述方案中，数据信号经数据源接口分为两路:1) 一路接入第一时钟产生电路，第一时钟产生电路工作原理如下:在数据信号为高电平时，时钟正常输出，而在数据信号为低电平时，输出为零；因此通过第一时钟电路可产生数据信号为高电平时的恢复时钟输出Fclkh ；2)另一路经反相后接入第二时钟产生电路，第二时钟产生电路的工作原理与第一时钟产生电路相同，通过第二时钟产生电路可产生数