据信号为低电平时的恢复时钟输出Fclklo Fclkh,Fclkl通过恢复时钟合成电路做“或”计算，最终得到采样频率N (N>=2)倍于数据信号频率的恢复时钟Fclk，作为采样时钟，对数据信号进行采样。图6为一定时间内在第一时钟产生电路、反相器、第二时钟产生电路、恢复时钟合成电路的输出端采集的信号时序图，此时N=4。
[0037]在具体的实施过程中，如图5所示，所述恢复电路还包括有时钟源；此时第一时钟产生电路、第二时钟产生电路均为可控制计数清零的计数器；两个计数器的INA端均与时钟源连接；
[0038]计数器的CLR端为第一时钟产生电路、第二时钟产生电路的输入端，计数器的QA端、QB端、QC端、QD端中任一均可为第一时钟产生电路、第二时钟产生电路的输出端。计数器可优选74HC393N芯片。
[0039]在具体的实施过程中，如图4所示，所述第一时钟产生电路、第二时钟产生电路均为通用时基电路；
[0040]通用时基电路包括时基芯片、电阻R1、电阻R2和电容Cl ;其中时基芯片的VDD端通过电阻Rl与DIS端连接；DIS端通过电阻R2与TH端、TR#端连接；电容Cl的一端与TH端、TR#端连接，另一端接地；VSS端、CO端接地；
[0041]时基芯片的RESET端为第一时钟产生电路、第二时钟产生电路的输入端，OUT端为第一时钟产生电路、第二时钟产生电路的输出端。
[0042]在实际的使用过程中，需要对时基芯片进行供电，同时可以自主设置电阻R1、电阻R2和电容Cl的值，使产生恢复时钟Fclk的采样频率N (N>=2)倍于数据信号的频率，其中Fclk=I/(ln2*(R1+1R2)*C1)。
[0043]在具体的实施过程中，所述通用时基电路还包括有滤波电容C，时基芯片的CO端通过滤波电容C接地。
[0044]本实施例中，时基芯片为NE555，恢复时钟合成电路为74HC86D或74HC32D。
[0045]同时，本实施例还进行了 Multisim仿真实验，其中第一时钟产生电路、第二时钟产生电路采用通用时基电路的方式和计数器的方式，实验结果分别如图7、图8所示。
[0046]从图7可知，采用NE555作为时基芯片，调整其外围配置参数，可以从突发数据中恢复出一个4倍频于数据信号频率的时钟，因此可对每个数据信号进行两个点的采样。
[0047]此外，采用可控制计数清零的计数器作为第一时钟产生电路、第二时钟产生电路时，可以实现更高速率数据时钟恢复，Multisim仿真结果如图8所示，由以上仿真结果可以获知，在恢复时钟不要求高倍频以及高数据率时，时钟恢复电路可以达到良好的数据时钟恢复效果，而且恢复速率也得到了一定提高。仿真结果中，恢复的时钟速率是数据信号速率的2倍。
[0048]本实用新型提供的数据时钟恢复电路在解决数据传输过程中时钟恢复问题的同时，由于其制造成本较低，因此可以大幅度降低系统开发的成本。
[0049]显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。
【主权项】
1.一种数据时钟恢复电路，其特征在于:包括反相器、第一时钟产生电路、第二时钟产生电路和恢复时钟合成电路； 第一时钟产生电路的输入端与数据源接口连接，输出端与恢复时钟合成电路连接； 第二时钟产生电路的输入端通过反相器与数据源接口连接，输出端与恢复时钟合成电路连接。
2.根据权利要求1所述的数据时钟恢复电路，其特征在于:所述恢复电路还包括有时钟源； 其中第一时钟产生电路、第二时钟产生电路均为可控制计数清零的计数器；两个计数器的INA端均与时钟源连接； 计数器的CLR端为第一时钟产生电路、第二时钟产生电路的输入端，计数器的QA端、QB端、QC端、QD端中任一均可为第一时钟产生电路、第二时钟产生电路的输出端。
3.根据权利要求2所述的数据时钟恢复电路，其特征在于:所述计数器为74HC393N芯片。
4.根据权利要求1所述的数据时钟恢复电路，其特征在于:所述第一时钟产生电路、第二时钟产生电路均为通用时基电路； 通用时基电路包括时基芯片、电阻R1、电阻R2和电容Cl ;其中时基芯片的VDD端通过电阻Rl与DIS端连接；DIS端通过电阻R2与TH端、TR#端连接；电容Cl的一端与TH端、TR#端连接，另一端接地；VSS端、CO端接地； 时基芯片的RESET端为第一时钟产生电路、第二时钟产生电路的输入端，OUT端为第一时钟产生电路、第二时钟产生电路的输出端。
5.根据权利要求4所述的数据时钟恢复电路，其特征在于:所述通用时基电路还包括有滤波电容C，时基芯片的CO端通过滤波电容C接地。
6.根据权利要求4所述的数据时钟恢复电路，其特征在于:所述时基芯片为NE555时基芯片O
7.根据权利要求1~6任一项所述的数据时钟恢复电路，其特征在于:所述恢复时钟合成电路为74HC86D芯片或74HC32D芯片。
【专利摘要】本实用新型涉及一种数据时钟恢复电路，包括反相器、第一时钟产生电路、第二时钟产生电路和恢复时钟合成电路；第一时钟产生电路的输入端与数据源接口连接，输出端与恢复时钟合成电路连接；第二时钟产生电路的输入端通过反相器与数据源接口连接，输出端与恢复时钟合成电路连接。本实用新型提供的数据时钟恢复电路在解决数据传输过程中时钟恢复问题的同时，由于其制造成本较低，因此可以大幅度降低系统开发的成本。
【IPC分类】H03L7-081, H04L7-00
【公开号】CN204498105
【申请号】CN201520152834
【发明人】张朝婷, 江明, 李惠健, 许广廷
【申请人】广东顺德中山大学卡内基梅隆大学国际联合研究院
【公开日】2015年7月22日
【申请日】2015年3月17日