用于便携式设备的扬声器的电路的制作方法

用于便携式设备的扬声器的电路的制作方法
【专利摘要】本发明涉及一种用于扬声器(104)电路(100)，扬声器具有第一差分输入端子(t1)和第二差分输入端子(t2)，电路(100)包括：差分功率放大器(103)，其具有操作地连接至扬声器(104)的第一差分输入端子(t1)的第一差分输出端子(t3)和操作地连接至扬声器(104)的第二差分输入端子(t2)的第二差分输出端子(t4)；第一电阻器(RS1)，其布置在差分功率放大器(103)的第一差分输出端子(t3)和扬声器(104)的第一差分输入端子(t1)之间；第二电阻器(RS2)，其布置在差分功率放大器(103)的第二差分输出端子(t4)和扬声器(104)的第二差分输入端子(t2)之间。所述电路(100)还包括：第一电阻模块(RR1，RR2)，其布置成在相应的输出端子(t5)上产生第一控制电压(VIN)，第一电阻模块(RR1，RR2)具有连接至功率放大器(103)的第一差分输出端子(t3)的第一输入端子(t6)和连接至扬声器(104)的第二差分输入端子(t2)的第二输入端子(t7)；第二电阻模块(RR3，RR4)，其布置成在相应的输出端子(t8)上产生第二控制电压(VIP)，第二电阻模块(RR3，RR4)具有连接至功率放大器(103)的第二差分输出端子(t4)的第一输入端子(t9)和连接至扬声器(104)的第一差分输入端子(t1)的第二输入端子(t10)。扬声器电路(100)被布置成基于第一控制电压(VIN)和第二控制电压(VIP)控制差分功率放大器(103)。
【专利说明】用于便携式设备的扬声器的电路

【技术领域】
[0001] 本发明涉及便携式设备且尤其涉及用于便携式设备的扬声器的电路。

【背景技术】
[0002] 便携式设备（例如移动电话）的制造商需要估计扬声器膜位移频率响应，以对扬 声器的造成其损坏的峰值提供最佳补偿。
[0003] 扬声器膜位移的峰值同步于可以在扬声器的电阻抗传递函数中观察到的峰值，因 此可以从扬声器的电阻抗响应确定扬声器膜位移的峰值的限制。
[0004] 因此，需要监控表征扬声器的电阻抗传递函数的参数，以限制扬声器膜的峰值。
[0005] 扬声器的电阻抗传递函数的表征可以在移动电话生产阶段通过向扬声器施加特 定模式但最佳限制扬声器膜的峰值来完成，应当在正常的监听期间实时完成电阻抗传递函 数，以还追踪扬声器的电阻抗传递函数随温度的变化。
[0006] 在该情况下，在现有技术中已知这样的扬声器结构：其监控流入扬声器的电流以 表征扬声器的电阻抗传递函数。
[0007] 典型的扬声器结构包括布置成驱动扬声器的功率放大器的驱动电路。
[0008] 在功率放大器和扬声器之间设置电流检测模块，以建立待被发送到功率放大器的 驱动电路的这种电流的复制。该驱动电路被布置成基于这种电流的副本估计扬声器的电阻 抗传递函数且建立适当的平衡，以适应于音频刺激，从而限制电流峰值和不正常的扬声器 膜位移。
[0009] 还在正常监听期间，为了最好地驱动功率放大器，以限制扬声器膜的峰值，从而减 小损坏扬声器的风险，建立基本上对应于流入扬声器的电流的副本是非常重要的。


【发明内容】

[0010] 本发明的目的是提供用于便携式设备的扬声器的改进的电路，相比现有技术的结 构，该改进的电路导致更精确的且更可靠的结构，且尤其创建流入扬声器的电流的副本，其 基本上对应于流入扬声器的电流。
[0011] 根据本发明，一种用于扬声器的电路，所述扬声器具有第一差分输入端子和第二 差分输入端子，所述电路包括：差分功率放大器，所述差分功率放大器操作地连接至所述扬 声器，所述差分功率放大器具有操作地连接至所述扬声器的所述第一差分输入端子的第一 差分输出端子和操作地连接至所述扬声器的所述第二差分输入端子的第二差分输出端子； 第一电阻器，所述第一电阻器布置在所述差分功率放大器的所述第一差分输出端子和所述 扬声器的所述第一差分输入端子之间；第二电阻器，所述第二电阻器布置在所述差分功率 放大器的所述第二差分输出端子和所述扬声器的所述第二差分输入端子之间。所述电路还 包括：第一电阻模块，所述第一电阻模块被布置成在相应的输出端子上产生第一控制电压， 所述第一电阻模块具有连接至所述功率放大器的所述第一差分输出端子的第一输入端子 和连接至所述扬声器的所述第二差分输入端子的第二输入端子；第二电阻模块，所述第二 电阻模块被布置成在相应的输出端子上产生第二控制电压，所述第二电阻模块具有连接至 所述功率放大器的所述第二差分输出端子的第一输入端子和连接至所述扬声器的所述第 一差分输入端子的第二输入端子。所述电路被布置成基于所述第一控制电压和所述第二控 制电压控制所述差分功率放大器。
[0012] 根据本发明，本发明的另一实施方式是包括扬声器和用于扬声器的电路的便携式 设备。

【专利附图】

【附图说明】
[0013] 从下面的本发明的一个实施方式的详细描述中将更好地理解本发明的用于扬声 器的电路的特征和优点，该实施方式参照附图以示例性的而非限制性的示例给出，其中：
[0014] -图1示出本发明的电路的框图；
[0015] -图2从电路观点示出图1中的电路的一部分；
[0016]-图3示出在本发明的电路中采用的差分级的实施方式的电路图；和 [0017]-图4示出在本发明的电路中采用的差分级的另一实施方式的电路图。

【具体实施方式】
[0018] 参考图1的框图，可以描述用于便携式设备的扬声器104的电路100。
[0019] 本发明的电路可以用在其中具有使用者可通过扬声器收听的音频信号的任何便 携式设备中，例如移动电话、MP3播放器、PDA (个人数字助理）、手提电脑等。
[0020] 电路100包括驱动模块106、功率运算放大器103和操作模块200。为了更好地描 述本发明的电路100,在图1和图2中还示出了扬声器104。
[0021] 在图1中象征性地描述了操作模块200,其替代下文将参照图2描述的本发明的电 路元件，在图2中还具有功率运算放大器103和扬声器104。
[0022] 再次参考图1的电路100,驱动模块106具有第一差分输入端子cl和第二差分输 入端子c2,第一差分输入端子cl与包括在操作模块200中的差分级（下面参照图3和图4 详细描述）的第一差分输出端子0UT1操作地连接，第二差分输入端子c2与上述差分级的 第二差分输出端子0UT2操作地连接。
[0023] 另外，驱动电路106具有与差分功率放大器103的第一差分输入端子操作地连接 的第一差分输出端子c3和与差分功率放大器103的第二差分输入端子操作地连接的第二 差分输出端子c4。
[0024] 更详细地，驱动模块106包含数字处理单元101、数模转换器（DAC) 102和模数转换 器（ADC)105。
[0025] AD转换器105具有分别对应于驱动电路的第一差分输入端子cl和第二差分输入 端子c2的差分输入端子。
[0026] DA转换器102具有对应于驱动模块106的第一差分输出端子c3和第二差分输出 端子c4的差分输出端子。
[0027] AD转换器105被布置成将从操作模块200接收的模拟操作信号转换为数字操作信 号，以提供给数字处理单元101。
[0028] 数字处理单元101被布置成向DA转换器102提供音频数字信号（即音频数字比 特流），该音频数字信号表示要提供给功率运算放大器103的驱动信号。数字处理单元101 被布置成基于所述数字操作信号产生所述数字驱动信号。
[0029] DA转换器102被布置成将从数字处理单元101接收的音频数字信号转换为要提供 给运算放大器106的模拟驱动信号。
[0030] 现参照图2至图4,描述本发明的电路100的优选实施方式的电路图。
[0031] 如前所述，本发明涉及已经参照图1提到的用于扬声器104的电路100,该扬声器 104具有第一差分输入端子tl和第二差分输入端子t2。
[0032] 扬声器指任何音频换能器，因此，除了便携式设备自身的扬声器外，它还包含可与 便携式设备连接的耳用扬声器或耳机。
[0033] 电路100包括参照图1已经提及的且操作地连接至扬声器104的差分功率放大器 103。该差分功率放大器103具有与扬声器104的第一差分输入端子tl操作地连接的第一 差分输出端子t3和与扬声器104的第二差分输入端子t2操作地连接的第二差分输出端子 t4〇
[0034] 另外，电路100包括设置在差分功率放大器103的第一差分输出端子t3和扬声器 104的第一差分输入端子tl之间的第一电阻器RS1。
[0035] 此外，电路100还包括设置在差分功率放大器103的第二差分输出端子t4和扬声 器104的第二差分输入端子t2之间的第二电阻器RS2。
[0036] 应该注意，优选地，第一电阻器RS1和第二电阻器RS2是在制造电路100的芯片的 内部，且它们的类型取决于芯片本身的工艺特性，例如，多晶硅、金属、扩散等。
[0037] 电路100还包括布置成在输出端子t5上产生第一控制电压VIN的第一电阻模块 RR1、RR2。该第一电阻模块RR1、RR2具有与功率放大器103的第一差分输出端子t3连接的 第一输入端子t6、和与扬声器104的第二差分输入端子t2连接的第二输入端子t7。
[0038] 另外，电路100还包括布置成在输出端子t8上产生第二控制电压VIP的第二电阻 模块RR3、RR4。该第二电阻模块RR3、RR4具有与功率放大器103的第二差分输出端子t4 连接的第一输入端子t9、和与扬声器的第一差分输入端子tl连接的第二输入端子tlO。
[0039] 如下文还将详细描述的，电路100被布置成基于第一控制电压VIN和第二控制电 压VIP来控制差分功率放大器103。
[0040] 更详细地，第一电阻模块RR1、RR2包含第三电阻器RR1和第四电阻器RR2。第三 电阻器RR1具有对应于第一电阻模块RR1、RR2的第一输入端子t6的相应的第一端子和相 应的第二端子t6'。第四电阻器RR2具有对应于第一电阻模块RR1、RR2的第二输入端子 t7的相应的第一端子和相应的第二端子t7'。第三电阻器RR1的第二端子t6'和第四电 阻器RR2的第二端子t7' -起被连接至节点N1。第一电阻模块RR1、RR2的输出端子t5连 接至节点N1。
[0041] 第二电阻模块RR3、RR4包括第五电阻器RR3和第六电阻器RR4。第五电阻器RR3 具有对应于第二电阻模块RR3、RR4的第一输入端子t9的相应的第一端子和相应的第二端 子t9'。第六电阻器RR4具有对应于第二电阻模块RR3、RR4的第二输入端子tlO的第一 端子和第二端子tlO'。第五电阻器RR3的第二端子t9'和第六电阻器RR4的第二端子 tl(V -起被连接到节点N2。第二电阻模块RR3、RR4的输出端子t8连接至节点N2。
[0042] 关于在图2中所描述的电路图的电阻器的值，应该考虑，有利地限定这些电阻器 的值，以获得电路100的具体操作，这一点如在下面的对电路本身的操作的描述中所描述 的那样。
[0043] 特别地，第三电阻器RR1、第四电阻器RR2(都包含在第一电阻模块RR1、RR2中）、 第五电阻器RR3、第六电阻器RR4(都包含在第二电阻模块RR3、RR4中）具有基本上相同的 第一参考值。
[0044] 另外，第一电阻器RS1和第二电阻器RS2具有基本上相同的第二参考值。
[0045] 根据本发明的其它实施方式，应当注意，第一电阻模块和第二电阻模块可由与参 照图2的实施方式描述的第一电阻模块RR1、RR2和第二电阻模块RR3、RR4有相同效果的其 它电阻器的组合来组成。
[0046] 应当注意，有利地，第二参考值比第一参考值小。实际上，例如，第一参考值可被包 含在1ΚΩ到20ΚΩ的范围内，而第二参考值可被包含在50mΩ到200mΩ的范围内。
[0047] 还应当注意，有利地，第二参考值如此小，以获得扬声器104中的小的电压增益损 失，该小的电压增益损失可通过增加差分功率放大器103增益而容易地补偿。
[0048] 再次参考图2,电路100还包括差分级300,该差分级300简单地示出为框，将参照 图3和图4详细地描述该差分级。
[0049] 如图2示意性地示出，差分级300具有第一差分输入端子和第二差分输入端子，该 第一差分输入端子与第一电阻模块RR1、RR2的输出端子t5操作地连接，以接收第一控制电 压VIN，且第二差分输入端子与第二电阻模块RR3、RR4的输出端子t8操作地连接，以接收 第二控制电压VIP。如图2所示，差分级300还具有第一差分输出端子0UT1和第二差分输 出端子0UT2,该第一差分输出端子0UT1和第二差分输出端子0UT2待被连接到如之前参照 图1的框图描述的差分功率放大器103的驱动电路106。
[0050] 应观察到，在图2中，将第一电阻器RS1、第二电阻器RS2、第一电阻模块RR1、RR2、 第二电阻模块RR3、RR4和差分级300示出为包含在一个框（用虚线表示）中，该框表示之 前参照图1中的框图示意性地描述的操作模块200。
[0051] 现参照图3的电路图，描述根据第一实施方式的差分级300。
[0052] 图3的差分级300包括布置成接收第一控制电压VIN的第一差分输入端子dl、和 布置成接收第二控制电压VIP的第二差分输入端子d2。而且，图3的差分级300包括第一 差分输出端子0UT1和第二差分输出端子0UT2。
[0053] 更详细地，差分级300包括第一输入NM0S晶体管Ml，该第一输入NM0S晶体管Ml具 有对应于差分级300的第一差分输入端子dl的相应的栅极端子、通过第一电流发生器MB1 与第一基准电压VDD操作地连接的相应的漏极端子、和通过差分级300的第一源极电阻器 RD1和第二电流发生器ΜΒ0与第二电源电压GND操作地连接的源极端子。
[0054] 此外，差分级300包括第二输入NM0S晶体管M2,该第二输入NM0S晶体管M2具有 对应于差分级300的第二差分输入端子d2的相应的栅极端子、通过第三电流发生器MB2与 第一基准电压VDD操作地连接的相应的漏极端子、和通过差分级300的第二源极电阻器RD2 和第二电流发生器ΜΒ0与第二基准电压GND操作地连接的相应的源极端子。
[0055] 例如，第一基准电压是通过便携式设备的电池提供的电源，在该便携式设备中包 括电路100。第一基准电压的值的示例是3. 2V至4. 8V。第二基准电压例如是地电位（即 0V)。
[0056] 第一电流发生器MB1例如是PM0S晶体管，该PM0S晶体管具有与第一偏压VB1连 接的相应的栅极端子、与第一基准电压VDD连接的相应的源极端子、和与差分级300的第一 输入NM0S晶体管Ml的源极端子连接的相应的漏极端子。
[0057] 同样地，第三电流发生器MB2例如是PM0S晶体管，该PM0S晶体管具有与第一偏压 VB1连接的相应的栅极端子、与第一基准电压VDD连接的相应的源极端子、和与差分级300 的第二输入NM0S晶体管M2的源极端子连接的相应的漏极端子。
[0058] 第一源极电阻器RD1具有与差分级300的第一输入NM0S晶体管Ml的源极端子连 接的相应的第一端子、和相应的第二端子。
[0059] 第二源极电阻器RD2具有与差分级300的第二输入NM0S晶体管M2的源极端子连 接的相应的第一端子、和相应的第二端子。
[0060] 第一源极电阻器RD1的第二端子和第二源极电阻器RD2的第二端子一起连接至节 点N3。
[0061] 第二电流发生器ΜΒ0例如是NM0S晶体管，该NM0S晶体管具有与第二偏压VB0连 接的相应的栅极端子，与节点N3连接的相应的漏极端子和与第二基准电压GND连接的相应 的源极端子。
[0062] 关于第一偏压VB1和第二偏压VB0,应当注意，这些偏压应当设定为恰当的值，以 使在第二电流发生器ΜΒ0中的电流高于在第一电流发生器MB1和第三电流发生器MB2中的 电流的和。第二电流发生器ΜΒ0中的电流与第一电流发生器MB1和第三电流发生器MB2中 的电流的和之间的差值等于第一电流镜M3、M5、MB3的第一 PM0S晶体管M3和第二电流镜 M4、M6、MB4的第一 PM0S晶体管M4中的电流的和。
[0063] 例如，第二偏压VB0可以设定为在第二电流发生器ΜΒ0中具有200μΑ的电流，然 而第一偏压VB1可以设定为在第一电流发生器ΜΒ1和第三电流发生器ΜΒ2中具有50 μ Α的 电流。因此，第一电流镜M3、M5、MB3的第一 PM0S晶体管M3和第二电流镜M4、M6、MB4的第 一 PM0S晶体管M4两者中所产生的电流将是50 μ A。
[0064] 第一源极电阻器RD1和第二源极电阻器RD2具有基本上相同的值，例如100 Ω至 400 Ω。
[0065] 再次参照图3,差分级300还包括第一电流镜M3、Μ5、ΜΒ3,该第一电流镜M3、Μ5、 ΜΒ3布置成将流经差分级300的第一源极电阻器RD1的电流镜像到与差分级300的第一差 分输出端子0UT1连接的第一输出支路Μ5、ΜΒ3。
[0066] 同样，差分级300还包括第二电流镜Μ4、Μ6、ΜΒ4,该第二电流镜Μ4、Μ6、ΜΒ4布置成 将流经差分级300的第二源极电阻器RD2的电流镜像到与差分级300的第二差分输出端子 0UT2连接的第二输出支路Μ6、ΜΒ4。
[0067] 更详细地，第一电流镜M3、Μ5、ΜΒ3包括相应的第一 PM0S晶体管M3,该第一 PM0S 晶体管M3具有与差分级300的第一输入NM0S晶体管Ml的漏极端子连接的相应的栅极端 子、与第一基准电压VDD连接的相应的源极端子、和与差分级300的第一输入NM0S晶体管 Ml的源极端子连接的相应的漏极端子。
[0068] 此外，第一电流镜M3、M5、MB3的第一输出支路M5、MB3包括相应的第二PM0S晶体 管M5,该第二PM0S晶体管M5具有与差分级300的第一输入NM0S晶体管Ml的漏极端子连 接的栅极端子、与第一基准电压VDD连接的相应的源极端子、和通过相应的电流发生器MB3 与第二基准电压GND连接的相应的漏极端子。
[0069] 差分级300、400的第一差分输出端子0UT1对应于第一输出支路M5、MB3的第二 PM0S晶体管M5的漏极端子。
[0070] 第一输出支路M5、MB3的电流发生器MB3是NM0S晶体管MB3,该NM0S晶体管MB3 具有与第三偏压VB2连接的相应的栅极端子、与第一输出支路M5、MB3的第二PM0S晶体管 M5的漏极端子连接的相应的漏极端子、和与第二基准电压GND连接的相应的源极端子。
[0071] 第二电流镜M4、M6、MB4包括相应的第一 PM0S晶体管M4,该第一 PM0S晶体管M4 具有与差分级300的第二输入NM0S晶体管M2的漏极端子连接的相应的栅极端子、与第一 基准电压VDD连接的相应的源极端子、和与差分级300的第二输入NM0S晶体管M2的源极 端子连接的相应的漏极端子。
[0072] 而且，第二电流镜M4、M6、MB4的第二输出支路M6、MB4包含相应的第二PM0S晶体 管M6,该第二PM0S晶体管M6具有与差分级300的第二输入NM0S晶体管M2的漏极端子连 接的栅极端子、与第一基准电压VDD连接的相应的源极端子、和与通过相应的电流发生器 MB4与第二基准电压GND连接的相应的漏极端子。
[0073] 应当注意，差分级300的第二差分输出端子0UT2对应于第二输出支路M6、MB4的 第二PM0S晶体管M6的漏极端子。
[0074] 第二输出支路M6、MB4的电流发生器MB4是NM0S晶体管MB4,该NM0S晶体管MB4 具有与第三偏压VB2连接的相应的栅极端子，与第二PM0S晶体管M6的漏级端子连接的相 应的漏极端子、和与第二基准电势GND连接的相应的源极端子。
[0075] 应当注意，第一电流镜M3、M5、MB3的第一 PM0S晶体管M3和第二电流镜M4、M6、 MB4的第一 PM0S晶体管M4布置成分别表示围绕第一输入NM0S晶体管Ml和第二输入NM0S 晶体管M2的反馈回路。另外，例如，第一电流镜M3、M5、MB3的第一 PM0S晶体管M3和第二 电流镜M4、M6、MB4的第一 PM0S晶体管M4可以分别与表示第一电流发生器MB1和第三电流 发生器MB2的晶体管相同的尺寸。因此，上述晶体管MB1、M3、M4、MB2均可以布置成承载由 第二电流发生器ΜΒ0产生的偏置电流的四分之一。
[0076] 现参照图4的电路图，描述根据第二实施方式的差分级400。
[0077] 图4中的差分级400和参照图3的电路图描述的差分级基本上相似。
[0078] 由于这个原因，用相同的附图标记表示图3的电路图和图4的电路图中的相同的 元件。
[0079] 图3的电路图的描述可被重复用来描述4的电路图。然而，为了简洁起见，现在只 描述差分级400相对于差分级300的差异。
[0080] 具体地，通过共源共栅配置，表示差分级的电流发生器的NM0S晶体管MBO、MB3、 MB4中的每一个和PM0S晶体管MB1、MB2中的每一个，分别与相应的NM0S晶体管MCB0、MCB3、 MCB4和PM0S晶体管MCB1、MCB2串联地电连接。
[0081] 同样地，通过共源共栅配置，第一电流镜M3、M5、MB3的PM0S晶体管M3、M5分别与 相应的PM0S晶体管MC3、MC5串联地电连接，且通过共源共栅配置，第二电流镜M4、M6、MB4 的PM0S晶体管M4、M6分别与相应的PM0S晶体管MC4、MC6串联地电连接。
[0082] 另外，应当注意，图4的差分级400包括第一电平的第一基准电压VDDH和第二电 平的第一基准电压VDDL，而不是如图3的差分级300的单一的第一基准电压VDD。
[0083] 通过共源共栅配置，差分级400的第一电流发生器MB1布置成将第一输入NM0S晶 体管Ml的漏极端子与第一电平的第一基准电压VDDH连接。相应地，通过共源共栅配置，差 分级400的第三电流发生器MB2布置成将第二输入NM0S晶体管M2的漏极端子与第一电平 的第一基准电压连接。
[0084] 第一电流镜M3、MC3、M5、MC5、MB3、MCB3的第一 PM0S晶体管M3的漏极端子和第 二PM0S晶体管M5的漏极端子与第二电平的第一基准电压VDDL连接。相应地，第二电流镜 M4、MC4、M6、MC6、MB4、MCB4的第一 PM0S晶体管M4的漏极端子和第二PM0S晶体管M6的漏 极端子与第二电平的第一基准电压VDDL连接。
[0085] 第一电平的第一基准电压VDDH比第二电平的第一基准电压VDDL高。例如，第一 电平的第一基准电压VDDH对应于差分功率放大器103的供电电压，例如3. 2V，然而，第二电 平的第一基准电压VDDL对应于模拟信号处理器的供电电压，例如1. 5V。
[0086] 相对于图3的差分级300,图4的差分级400具有第二电流发生器ΜΒ0的偏置电流 的改进的电流镜像。这有利地允许，在面对电路100的工艺/温度/供给电压变化时，获得 在图4的电路图的每个支路中的电流信号值的提高的精度。
[0087] 现参照图2和图3的电路图，描述用于扬声器104的本发明的电路100的操作示 例。
[0088] 在音频收听情况下，电流信号込（在图2中由相应的箭头指出）从差分功率放大器 103通过第一电阻器RS1传递到扬声器104,且从扬声器104通过第二电阻器RS2传递到差 分功率放大器103。
[0089] 由于电流信号L而产生的第一电阻器RS1和第二电阻器RS2上的电压降dV被第 一电阻模块RR1、RR2使用以产生第一控制电压VIN，且被第二电阻模块RR3、RR4使用以产 生第二控制电压VIP。
[0090] 实际上，考虑到电阻器RR1、RR2、RR3、RR4的第一参考值比第一电阻器RS1和第二 电阻器RS2的第二参考值大，且考虑到图2的差分结构，可以如下写出：
[0091] VA = VCM-V
[0092] VB = VCM-V+dV
[0093] VC = VCM+V
[0094] VD = VCM+V-dV
[0095] 其中，
[0096] VCM是差分功率放大器103的共模输出电压，和
[0097] V是电压信号振幅。
[0098] 鉴于上述情况，也可以写为：
[0099] VIP = (VB+VC)/2 = VCM+(dV/2) = VCM+(RS1 · 1)/2
[0100] VIN = (VA+VD)/2 = VCM-(dV/2) = VCM-(RS2 · 1)/2
[0101] 现参照图3,在差分级300的第一差分输入端子dl和第二差分输入端子d2上分别 提供第一基准电压VIN和第二基准电压VIP。
[0102] 特别的，第一电阻器RS1和第二电阻器RS2的电压降dV以差分的方式分别提供至 第一输入NM0S晶体管Ml的栅极端子和第二输入NM0S晶体管M2的栅极端子上。
[0103] 以这种方式，存在第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2和分别流 入第一源极电阻器RD1和第二源极电阻器RD2的相应的电流信号的对称不平衡。
[0104] 由于分别围绕第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2的第一电流镜 M3、M5、MB3的第一 PM0S晶体管M3和第二电流镜M4、M6、MB4的第一 PM0S晶体管M4所引入 的反馈回路，第一源极电阻器RD1上存在的几乎所有电流信号被第一电流镜M3、M5、MB3的 第一 PM0S晶体管M3获得，第二源极电阻器RD2上存在的几乎所有电流信号被第二电流镜 M4、M6、MB4的第一 PM0S晶体管M4获得。
[0105] 相反，通过第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2分别获得的电流 信号部分是可忽略不计的且等于使第一电流镜M3、M5、MB3的第一 PM0S晶体管M3的栅极端 子和第二电流镜M4、M6、MB4的第一 PM0S晶体管M4的栅极端子不平衡所需的量。从而有利 地允许它们获得分别在第一源极电阻器RD1和第二源极电阻器RD2上存在的电流信号。
[0106] 此外，由于第一电流镜M3、M5、MB3的第一 PM0S晶体管M3的栅极端子和第二电流 镜M4、M6、MB4的第一 PM0S晶体管M4的栅极端子是高抗阻点，因此在第一输入匪0S晶体管 Ml和第二输入NM0S晶体管M2中的电流信号不平衡是可忽略不计的。
[0107] 鉴于此，第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2两者的栅极和源极 之间由于它们的呈现分别与第一源极电阻器RD1和第二源极电阻器RD2串联的相应的跨导 而没有显著的电压降。
[0108] 因此，第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2分别作为几乎理想的 电压跟随器，分别利用跟随第一控制电压VIN和第二控制电压VIP的相应的控制电压驱动 第一源极电阻器RD1和第二源极电阻器RD2,这有利地导致精确的、过程独立的电压复制电 路。
[0109] 应当注意，在第一源极电阻器RD1和第二源极电阻器RD2由与第一电阻器RS1和 第二电阻器RS2相同类型的电阻器制成的情况下，在第一电阻器RS1和第二电阻器RS2中 存在的电流信号与在第一源极电阻器RD1和第二源极电阻器RD2中存在的电流信号之间可 以获得精确的比例，该比例等于第一电阻器RS1和第一源极电阻器RD1的比例且等于第二 电阻器RS2和第二源极电阻器RD2的比例。此外，由于上述电阻器（RS1、RD1、RS2、RD2)的 类型相同且因此它们的值追随温度，因此该比例不受温度影响。仅需要采取的预防措施是 在设计形状和接近性方面在这些电阻器之间具有足够好的布局匹配。
[0110] 流入第一源极电阻器RD1也流入第一电流镜M3、M5、MB3的第一 PM0S晶体管M3的 信号电流和流入第二源极电阻器RD2也流入第二电流镜M4、M6、MB4的第一 PM0S晶体管M4 的信号电流分别由第一电流镜M3、M5、MB3的第一输出支路M5、MB3的第二PM0S晶体管M5 和第二输出支路M6、MB4的第二PM0S晶体管M6镜像。
[0111] 另外，应当注意，使用在第一电流镜M3、M5、MB3的第一 PM0S晶体管M3和第一输出 支路M5、MB3的第二PM0S晶体管M5之间的确定的比例（例如，5 : 1)以及第二电流镜M4、 M6、MB4的第一 PM0S晶体管M4和第二输出支路M6、MB4的第二PM0S晶体管M6之间的相同 的比例，可以获得进一步的电流缩放。
[0112] 在第一输出支路M5、MB3的第二PM0S晶体管M5中存在的电流信号与在第二输出 支路M6、MB4的PM0S晶体管M4中存在的电流信号分别从第一输出端子0UT1和第二输出端 子0UT2流出，这表示待提供至驱动模块106的AD转换器105的第一差分输入端子cl和第 二差分输入端子c2的差分信号。
[0113] 应当注意，用于诸如移动电话的便携式设备的音频的大多数音频AD转换器符合 差分级300所提供的电流信号不需要电流到电压的模拟转换器。在任何情况下，如果需要， 这些选项可以容易地插入电路中。
[0114] 从噪声的观点来看，因为使用较少的M0S晶体管（这容易被优化），所以图3(和图 4)的差分级的电路图在本质上是低噪声的。最主要的噪声来源是第一源极电阻器RD1和第 二源极电阻器RD2、第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2和分别在第一输出 支路M5、MB3和第二输出支路M6、MB4中存在的PM0S晶体管M5和PM0S晶体管M6。以如在 标准的差分放大器中通常使用的相同方法，通过设定尺寸，可以使第一电流发生器MB1和 第二电流发生器MB2的噪声比第一输入NM0S晶体管Ml和第二输入NM0S晶体管M2的噪声 低得多。电流镜M3、M5、MB3的第一 PM0S晶体管M3和第二电流镜M4、M6、MB4的第一 PM0S 晶体管M4的贡献是极小的，这是因为他们的噪声除以VIP/VIN和它们各自的栅极端子之间 的AC增益。
[0115] 相比现有技术的结构，本发明的用于便携式设备的扬声器的电路的结果是更精确 的和更可靠的，且尤其有利地创建流入扬声器的电流的副本，其基本上对应于流入扬声器 的电流。
[0116] 由于电流复印机，可以获得扬声器的实时阻抗检测，该电流复印机监控流入扬声 器的电流信号，以利用驱动模块的AD转换器和数字处理单元测量阻抗。
[0117] 以这种方法，即使功率被增加到以前从来没使用过的水平，过大的电流峰值也可 以被补偿，而没有损坏。同时，利用该峰值补偿改善音频质量。
【权利要求】
1. 一种用于扬声器（104)的电路（100)，所述扬声器具有第一差分输入端子（tl)和第 二差分输入端子（t2)，所述电路（100)包括： -差分功率放大器（103)，所述差分功率放大器具有操作地连接至所述扬声器（104)的 所述第一差分输入端子（tl)的第一差分输出端子（t3)和操作地连接至所述扬声器（104) 的所述第二差分输入端子（t2)的第二差分输出端子（t4); -第一电阻器（RS1)，所述第一电阻器布置在所述差分功率放大器（103)的所述第一差 分输出端子（t3)和所述扬声器（104)的所述第一差分输入端子（tl)之间； -第二电阻器（RS2)，所述第二电阻器布置在所述差分功率放大器（103)的所述第二差 分输出端子（t4)和所述扬声器（104)的所述第二差分输入端子（t2)之间， 所述电路（100)的特征在于，所述电路还包括： -第一电阻模块（RR1，RR2)，所述第一电阻模块被布置成在相应的输出端子（t5)上产 生第一控制电压（VIN)，所述第一电阻模块（RR1，RR2)具有连接至所述功率放大器（103)的 所述第一差分输出端子（t3)的第一输入端子（t6)和连接至所述扬声器（104)的所述第二 差分输入端子（t2)的第二输入端子（t7); -第二电阻模块（RR3, RR4)，所述第二电阻模块被布置成在相应的输出端子（t8)上产 生第二控制电压（VIP)，所述第二电阻模块（RR3，RR4)具有连接至所述功率放大器（103)的 所述第二差分输出端子（t4)的第一输入端子（t9)和连接至所述扬声器（104)的所述第一 差分输入端子（tl)的第二输入端子（tlO)， 所述电路（100)被布置成基于所述第一控制电压（VIN)和所述第二控制电压（VIP)控 制所述差分功率放大器（103)。
2. 根据权利要求1所述的电路（100)，其中，所述第一电阻模块（RR1，RR2)包括第三 电阻器（RR1)和第四电阻器（RR2)，所述第三电阻器（RR1)具有对应于所述第一电阻模块 (RR1，RR2)的所述第一输入端子（t6)的相应的第一端子、和相应的第二端子（t6')，所 述第四电阻器（RR2)具有对应于所述第一电阻模块（RR1，RR2)的所述第二输入端子（t7) 的相应的第一端子、和相应的第二端子（t7')，所述第三电阻器（RR1)的所述第二端子 (t6')和所述第四电阻器（RR2)的所述第二端子（t7') -起连接至节点（N1)，所述第一 电阻模块（RR1，RR2)的所述输出端子（t5)连接至所述节点（N1)。
3. 根据权利要求1或2所述的电路（100)，其中，所述第二电阻模块（RR3，RR4)包括第 五电阻器（RR3)和第六电阻器（RR4)，所述第五电阻器（RR3)具有对应于所述第二电阻模块 (RR3，RR4)的所述第一输入端子（t9)的相应的第一端子、和相应的第二端子（t9')，所述 第六电阻器（RR4)具有对应于所述第二电阻模块（RR3，RR4)的所述第二输入端子（tlO)的 相应的第一端子、和相应的第二端子（tlO')，所述第五电阻器（RR3)的第二端子与所述第 六电阻器（RR4)的第二端子一起连接至节点（N2)，所述第二电阻模块（RR3，RR4)的所述输 出端子（t8)连接至所述节点（N2)。
4. 根据权利要求3所述的电路（100)，其中，所述第一电阻模块（RR1，RR2)的所述第 三电阻器（RR1)、所述第一电阻模块（RR1，RR2)的所述第四电阻器（RR2)、所述第二电阻模 块（RR3，RR4)的所述第五电阻器（RR3)和所述第二电阻模块（RR3，RR4)的所述第六电阻器 (RR4)具有基本上相同的第一参考值。
5. 根据权利要求1至4中任一项所述的电路（100)，其中，所述第一电阻器（RS1)和所 述第二电阻器（RS2)具有基本上相同的第二参考值。
6. 根据权利要求4或5所述的电路（100)，其中，所述第二参考值小于所述第一参考 值。
7. 根据前述权利要求中任一项所述的电路（100)，还包括：差分级（300 ;400)，所述差 分级具有用于接收所述第一控制电压（VIN)的第一差分输入端子（dl)和用于接收所述第 二控制电压（VIP)的第二差分输入端子（d2)，所述差分级（300 ;400)具有第一差分输出端 子（OUT1)和第二差分输出端子（OUT2)。
8. 根据权利要求7所述的电路（100)，其中，所述差分级（300 ;400)包括： -第一输入NMOS晶体管（Ml)，所述第一输入NMOS晶体管具有对应于所述差分级（300 ; 400)的所述第一差分输入端子（dl)的栅极端子、通过第一电流发生器（MB1)与第一基准电 压（VDD)操作地连接的漏极端子、和通过所述差分级（300 ;400)的第一源极电阻器（RD1) 和第二电流发生器（ΜΒ0)与第二电源电压（GND)操作地连接的源极端子； -第二输入NMOS晶体管（M2)，所述第二输入NMOS晶体管具有对应于所述差分级（300 ; 400)的所述第二差分输入端子（d2)的栅极端子、通过第三电流发生器（MB2)与所述第一 基准电压（VDD)操作地连接的漏极端子、和通过所述差分级（300 ;400)的第二源极电阻器 (RD2)和所述第二电流发生器（ΜΒ0)与第二基准电压（GND)操作地连接的源极端子。
9. 根据权利要求8所述的电路（100)，其中，所述差分级（300 ;400)还包括： -第一电流镜（M3, M5, MB3)，所述第一电流镜布置成将流过所述差分级（300 ;400)的 所述第一源极电阻器（RD1)的电流镜像至与所述差分级（300 ;400)的所述第一差分输出端 子（0UT1)连接的第一输出支路（M5，MB3); -第二电流镜（M4, M6, MB4)，所述第二电流镜布置成将流过所述差分级（300 ;400)的 所述第二源极电阻器（RD2)的电流镜像至与所述差分级（300 ;400)的所述第二差分输出端 子（0UT2)连接的第二输出支路（M6，MB4)。
10. 根据权利要求9所述的电路（100)，其中， 所述第一电流镜（M3，M5，MB3)包括第一 PM0S晶体管（M3)，所述第一 PM0S晶体管具有 与所述差分级（300 ;400)的所述第一输入NMOS晶体管（Ml)的漏极端子连接的栅极端子、 与所述第一参考电压（VDD)连接的源极端子、和与所述差分级（300 ;400)的所述第一输入 NMOS晶体管（Ml)的源极端子连接的漏极端子，和 所述第一输出支路（M5, MB3)包括第二PM0S晶体管（M5)，所述第二PM0S晶体管具有 与所述差分级（300 ;400)的所述第一输入NMOS晶体管（Ml)的漏极端子连接的栅极端子、 与所述第一参考电压（VDD)连接的源极端子、和通过相应的电流发生器（MB3)与所述第二 参照电压（GND)连接的漏极端子，所述差分级（300 ;400)的所述第一差分输出端子（0UT1) 对应于所述第一输出支路（M5，MB3)的所述第二PM0S晶体管（M5)的漏极端子。
11. 根据权利要求9或10所述的电路（100)，其中： 所述第二电流镜（M4，M6，MB4)包括第一 PM0S晶体管（M4)，所述第一 PM0S晶体管具有 与所述差分级（300 ;400)的所述第二输入NMOS晶体管（M2)的漏极端子连接的栅极端子、 与所述第一参考电压（VDD)连接的源极端子、和与所述差分级（300 ;400)的所述第二输入 NMOS晶体管（M2)的源极端子连接的漏极端子，和 所述第二输出支路（M6, MB4)包括第二PM0S晶体管（M6)，所述第二PM0S晶体管具有 与所述差分级（300 ;400)的所述第二输入NMOS晶体管（M2)的漏极端子连接的栅极端子、 与所述第一参考电压（VDD)连接的源极端子、和通过相应的电流发生器（MB4)与所述第二 参照电压（GND)连接的漏极端子，所述差分级（300 ;400)的所述第二差分输出端子（0UT2) 对应于所述第二输出支路（M6，MB4)的所述第二PM0S晶体管（M6)的漏极端子。
12. 根据权利要求8至11中任一项所述的电路（100)，其中： 通过共源共栅配置，表示所述差分级（300 ;400)的所述电流发生器的NM0S晶体管 (MBO, MB3, MB4)和 PM0S 晶体管（MB1，MB2)分别与相应的 NM0S 晶体管（MBCO, MCB3, MCB4) 和PM0S晶体管（MBC1，MCB2)串联地电连接， 通过共源共栅配置，所述第一电流镜（M3, M5)的PM0S晶体管（M3, M5)分别与相应的 PM0S晶体管（MC3, MC5)串联地电连接；且通过共源共栅配置，所述第二电流镜（M4, M6)的 PM0S晶体管（M4, M6)分别与相应的PM0S晶体管（MC4, MC6)串联地电连接。
13. 根据前述权利要求中任一项所述的电路（100)，还包括：驱动模块（106)，所述驱 动模块具有与所述差分级（300 ;400)的所述第一差分输出端子（0UT1)操作地连接的第一 差分输入端子（cl)、和与所述差分级（300 ;400)的所述第二差分输出端子（0UT2)操作地 连接的第二差分输入端子（c2)，所述驱动电路（106)具有与所述差分功率放大器（103)的 所述第一差分输入端子操作地连接的第一差分输出端子（c3)、和与所述差分功率放大器 (103)的所述第二差分输入端子操作地连接的第二差分输出端子（c4)。
14. 根据权利要求13所述的电路（100)，其中，所述驱动模块（106)包括： -数字处理单元（101); -数模转换器（102); -模数转换器（105)。
15. -种包括扬声器（104)和根据前述权利要求中任一项所述的电路（100)便携式设 备。
【文档编号】H03F3/45GK104106269SQ201380009105
【公开日】2014年10月15日 申请日期:2013年2月11日 优先权日:2012年2月27日
【发明者】塞尔吉奥·佩尔尼奇, 杰尔马诺·尼科利尼 申请人:意法爱立信有限公司