专利名称：光传输带外前向纠错系统的时钟电路的制作方法
技术领域：
本发明涉及高速光传输领域，具体地说，涉及光传输带外前向纠错系统的时钟电路。
背景技术：
在高速光传输系统中，光信号在光纤中传输时会受到放大器噪声、光纤衰耗、色散和非线性效应等的影响，从而产生波形畸变，最终的结果反映在系统的误码性能上。为了降低系统的误码率，光传输系统广泛采用了前向纠错技术。前向纠错(Forward Error Correction，简称FEC)技术是指光信号在传输之前预先按一定的格式进行处理，在接收端则按规定的算法进行解码，找出错码并纠错的技术。对于高速光传输系统中的SDH系统，如果线性纠错分组码的冗码部分位于SDH帧内的开销部分，称为带内纠错；如果线性纠错分组码的冗码部分位于SDH帧外，则称为带外纠错。
在高速光传输系统的前向纠错系统中，发送侧需要采用专门的算法(例如ITU-T.709标准所规定的算法)将原始的信号进行编码，经光-电-光模块转化成为光信号后送入传输信道中；在接收侧，光-电-光模块将光信号转化为电信号后再用相应的解码算法将信号还原。发表在IEEE Transaction onCommunication，Vol.38，No.4，April 1990上的Design and Characterization of anError-Correcting Code for the SONET STS-1 Tributary一文中提出了带内前向纠错的方法，由于该方法纠错能力有限，目前主要使用的是带外前向纠错方法。美国专利5574717描述了一种应用于SDH的带外前向纠错方法；另外，在ITU-T.709标准还规定了一种标准的带外前向纠错的算法及其帧结构。
由于带外纠错编码的纠错冗码安排在带外，所以在编码和解码过程中信号传输的速率都发生了变化，在编码侧信号码率变高，在解码侧信号码率变低。对于这样的一个系统，由锁相环构成的时钟电路是必不可少的环节。该时钟电路基于锁相环的同步原理，跟踪一个输入的参考时钟源，经过一定比例的分频、鉴相处理后控制压控振荡器VCO，最后得到和输入时钟同步的一定倍速的输出时钟，以支持带外前向纠错编码或者解码。
一个前向纠错系统需要工作在编码、解码和再生三种模式下。在编码模式下，纠错编码需要同步地加入信道中，相对应的锁相环电路需要输出与输入时钟同步的倍频时钟，其倍速大于1；在解码模式下，输入信号已经是经过纠错编码的信号，此时信号需要同步地还原，锁相环电路也需要输出与输入时钟同步的倍频时钟，但其倍速小于1；在再生模式下，锁相环电路需要输出与输入时钟同步的同频率时钟。这三种模式根据采用的纠错算法不同还可以细分为多个小类，每个小类的锁相环倍速和频点都不相同，因此在具体实现上，根据纠错系统工作模式的不同需要不同的时钟电路加以支持。传统的高速光传输带外前向纠错系统需要根据纠错系统工作模式的不同开发不同的硬件设备，固定的硬件设备只适用于固定的模式。而对一个完整的光传输系统来说，纠错系统的多模式是必不可少的。
用于高速光传输领域的带外前向纠错系统一般是双通道的结构，包括一个编码通道和一个解码通道。图1和图2均是现有的采用双通道结构的带外前向纠错系统的时钟电路示意图。在图1中，该时钟电路包括编码通道的锁相环和解码通道的锁相环。锁相环的结构相同，均包括两个分频器、鉴相器和压控振荡器VCO，来自光-电-光转换模块的时钟信号经过一个分频器的分频后输入鉴相器中，鉴相器的输出用于控制VCO，VCO的输出一路经过第二个分频器返回鉴相器，一路输出给光-电-光转换模块。锁相环中两个分频器分频比的大小是不一样的，编码通道的锁相环中接收光-电-光转换模块时钟信号的分频器的分频比大于另一个分频器的分频比；而解码通道的锁相环中接收光-电-光转换模块的时钟信号的分频器的分频比则小于另一个分频器的分频比。虽然这种方式可以同时支持编码、解码和再生模式，但是这种方式只是将一个编码电路和一个解码电路罗列在同一块电路板上，在实际使用中，硬件冗余很多，设备体积较庞大。在图2所示的时钟电路中，编码侧采用图2.a所示的时钟电路，在解码侧采用图2.b所示的时钟电路，这样的好处在于硬件冗余小，然而，这种方式不能实现多模式兼容，对于编码和解码方式需要开发不同的硬件设备，开发和维护成本很高。
发明内容
本发明所要解决的技术问题在于提供-种应用于光传输带外前向纠错系统的时钟电路，以解决现有技术中硬件冗余多，设备体积庞大的问题。
本发明所述时钟电路，应用于光传输带外前向纠错系统，所述带外前向纠错系统至少包括光-电-光转换模块、前向纠错编码通道和前向纠错解码通道，其中前向纠错解码通道与前向纠错编码通道串联，光-电-光转换模块的数据信号先经过前向纠错解码通道后再经过前向纠错编码通道；所述时钟电路包括锁相环1、锁相环2和3个交叉模块；来自光-电-光转换模块的时钟信号经过交叉模块1分配到所述锁相环1、所述交叉模块2和前向纠错解码通道；所述锁相环1的输出信号分别输出给前向纠错解码通道、所述交叉模块2和所述交叉模块3；所述交叉模块2的输出信号进入所述锁相环2中，所述锁相环2的输出信号一路输出至前向纠错编码通道，再进入前向纠错编码通道，返回光-电-光转换模块；一路输出至所述交叉模块3；所述交叉模块3选择一路输入信号输出到光-电-光转换模块。
本发明时钟电路应用在带外前向纠错系统中，可以根据工作模式的不同在多个时钟单元之间很方便的切换，实现同时适用于编码，解码和再生的工作模式，降低了开发和维护成本；在高速光传输系统中采用本发明后，可以减少设备的种类，减少硬件的冗余，从而降低了开发和维护成本，同时提高了整个高速光传输系统运行的可靠性。
图1是现有技术中使用双通道结构的前向纠错系统的时钟电路示意图；图2是现有技术中另一种时钟电路的示意图；图3是本发明时钟电路结构示意图；图4是本发明时钟电路应用在编码模式或无前向纠错再生模式下的示意图；图5是本发明时钟电路应用在解码模式或前向纠错再生模式下的示意图。
具体实施例方式
下面结合附图和具体实施例对本发明做进一步的详细描述。
图1和图2是现有技术中带外前向纠错系统的时钟电路图，已经在背景技术部分介绍过，此处不再赘述。
本发明的时钟电路结构如图3所示。本发明所应用的前向纠错系统也与以前的有所不同，该前向纠错系统的编码通道和解码通道是串联的，解码通道串联于前、编码通道串联于后；这样通过其内部的跨接通道可以灵活地选取四种组合编码；解码；既解码又编码；既不编码也不解码。
时钟电路包括锁相环1、锁相环2和3个交叉模块；锁相环1和锁相环2的频点不相同，锁相环1是低频点，锁相环2是高频点，分别与高速光传输系统的无纠错编码的信号码率以及有纠错编码的信号码率保持一致。锁相环1包括分频器1、分频器2、鉴相器1、压控振荡器VCO1和交叉模块4，其中分频器1的分频比是N，分频器2的分频比是M；锁相环2则包括分频器3、分频器4、鉴相器2、压控振荡器VCO2和交叉模块5，其中分频器3的分频比是Q，分频器4的分频比是P。
来自光-电-光转换模块的时钟信号经过交叉模块1，被分配给前向纠错解码通道、锁相环1和交叉模块2。进入锁相环1的时钟信号经过分频器1后输入到鉴相器1中，经过鉴相后输出到VCO1，VCO1的输出经过交叉模块4的分配，有4路输出，一路输出给分频器2进行闭环反馈，一路输出到交叉模块2，一路输出给前向纠错解码通道，还有一路输出到交叉模块3。锁相环2的输入由交叉模块2在来自光-电-光转换模块和锁相环1的两个时钟信号中根据需要进行灵活选择。时钟信号在锁相环2中的处理过程与在锁相环1中的基本相同，首先锁相环2的输入时钟信号经过分频器3后进入鉴相器2中，经过鉴相后输出到VCO2中，VCO2的输出被送至交叉模块5，经过交叉模块5分配的时钟信号一路进入分频器4后，返回鉴相器2；一路输出到前向纠错编码通道，而另一路则输出给交叉模块3。光-电-光转换模块需要的时钟由交叉模块3在锁相环1的输出和锁相环2的输出之间进行选择。
在实际工作时，通过对前向纠错编解码通道、交叉模块1、2、3、4、5以及鉴相器1的分频比M、N和鉴相器2的分频比P、Q的配置，实现在多种工作模式间的切换。
如图4所示，当前向纠错系统在编码模式下运行时，先在系统内部通过跨接通道将解码通道跨接，此时输入信号的码率与锁相环1的固有频率相同。时钟信号通过交叉模块1分配给锁相环1，设置锁相环1中分频器1与分频器2的分频比相等，即N＝M。锁相环2的输入信号由交叉模块2选定为锁相环1的输出，锁相环2中的分频器3与分频器4的分频比P/Q则根据加入的冗码比例选定。光-电-光转换模块所需的发送时钟由交叉模块3选择为锁相环2的输出，这样就完成了整个编码模式的时钟配置。电路工作时，由于解码通道被跨接，因此由光-电-光转换模块来的数据实际上并不被解码，而是直接通过解码通道进入编码通道；同时由光-电-光转换模块送出的与数据同步的时钟由交叉模块1分配给前向纠错编解码系统和锁相环1。由于锁相环1中分频器的分频比N＝M，此时的锁相环1相当于一个窄带滤波器，其输出由交叉模块4分配为三路，第一路构成锁相环自身的反馈以维持锁相环1的正常工作，第二路分配给前向纠错编解码系统以支持系统的内部工作，第三路则经过交叉模块2作为锁相环2的输入。锁相环2根据纠错冗码比例进行倍频，其输出与经过编码后的数据同步，由交叉模块5分配给前向纠错编解码系统、交叉模块3和锁相环2的自身反馈，这样就完成了前向纠错的编码。
如图5所示，当前向纠错系统在解码模式下运行时，先在系统内部通过跨接通道将编码通道跨接，此时输入信号的码率与锁相环2的固有频率相同。时钟信号通过交叉模块1分配给锁相环1，设置锁相环1中分频器1与分频器2的分频比N/M与冗码的比例相吻合。光-电-光转换模块所需的发送时钟由交叉模块3选择为锁相环1的输出，这样就完成了整个解码模式的时钟配置。当电路工作时，由于编码通道被跨接，经过解码通道解码后的数据直接通过编码通道，实际上数据并没有被编码。同时由光-电-光转换模块送出的与数据同步的时钟由交叉模块1分配给前向纠错编解码系统和锁相环1；锁相环2则由VCO2的控制管脚配置为不工作。在锁相环1中，由于分频比N/M与纠错冗码的比例吻合，此时锁相环1输出与解码后数据同步的时钟，其输出由交叉模块4分配为三路，第一路构成锁相环自身的反馈以维持锁相环1的正常工作，第二路分配给前向纠错编解码系统以支持系统的内部工作，第三路则分配给交叉模块3，由交叉模块3选择送入光-电-光转换模块中，这样就完成了前向纠错的解码。
另外，本发明所述时钟电路还可以同时适用两种再生模式，即无纠错编码信号的再生和有纠错编码信号的再生。无纠错编码信号的再生是指没有经过纠错编码的信号的再生，相对于有纠错编码的情况，由于没有纠错冗码的加入，其码速率相对有纠错编码情况较低。
当在有纠错编码(高速率)信号的再生模式下运行时，时钟电路的硬件结构与在编码模式下运行的时钟电路结构相同，只是两个锁相环的分频比M、N、P、Q有所不同，如图4所示。系统内部编解码通道都配置为正常工作，此时输入信号的码率和锁相环2的固有频率相同。时钟信号通过交叉模块1分配给锁相环1，设置锁相环1中分频器1与分频器2的分频比N/M与冗码的比例吻合。锁相环2的输入由交叉模块2选定为锁相环1的输出，分频器4与分频器3的分频比P/Q则根据冗码比例选定。光-电-光转换模块所需的发送时钟由交叉模块3选择为锁相环2的输出，这样就完成了有纠错编码再生模式的时钟配置。当电路工作时，由于编码通道和解码通道都工作，则来自光-电-光转换模块的带有纠错冗码的数据先被解码纠错，而后再次经过编码通道编码送到光-电-光转换模块发送。而由光-电-光转换模块送出的与数据同步的时钟由交叉模块1分配给前向纠错编解码系统和锁相环1。由于锁相环1中分频比N/M的设置和冗码比例吻合，因此锁相环1的输出与经过解码后的数据同步。该时钟输出由交叉模块4分配为三路，第-路构成锁相环自身的反馈以维持锁相环1的正常工作，第二路分配给前向纠错编解码系统以支持系统的内部工作，第三路经过交叉模块2分配给锁相环2。锁相环2根据纠错冗码比例进行倍频，其输出与经过编码后的数据同步，由交叉模块5分配给了前向纠错编解码系统、交叉模块3和锁相环2的自身反馈，完成带纠错编码数据的再生。
当在无纠错编码(低速率)信号的再生模式下运行时，时钟电路与在解码模式下运行的时钟结构相同，如图5所示，其不同之处主要表现在锁相环1中分频器1与分频器2的分频比率设置不相同；另外在这种模式下，系统内部通过跨接通道将编码通道和解码通道都进行跨接。此时输入信号的码率与锁相环1的固有频率相同。时钟信号通过交叉模块1分配给锁相环1，设置锁相环1中分频器1与分频器2的分频比相同，即N＝M。光-电-光转换模块所需的发送时钟由交叉模块3选择为锁相环1的输出，这样就完成了无纠错编码信号再生模式的时钟配置。当电路工作时，因为编码通道和解码通道都被跨接，所以由光-电-光转换模块送出的数据直接通过纠错编解码芯片的内部通道，没有进行解码和编码，只是纯粹的电再生。而由光-电-光转换模块送出的与数据同步的时钟由交叉模块1分配给前向纠错编解码系统和锁相环1。锁相环2由VCO2的控制管脚配置为不工作。在锁相环1中，由于N＝M，则锁相环1相当于-个窄带滤波器。此时锁相环1输出与再生后数据同步的时钟，并由交叉模块4分配为三路，第-路构成锁相环自身的反馈以维持锁相环1的正常工作，第二路分配给前向纠错编解码系统以支持系统的内部工作，第三路则分配给交叉模块3，由交叉模块3选择送入光-电-光转换模块，这样就完成了不带纠错编码信号的再生。
可以看出，前向纠错系统采用本发明后，通过对纠错系统内部跨接通道以及交叉模块的控制可以在不改变硬件平台的前提下完成对各种模式的配置，也就是说同一个系统可以适应多个工作模式，同时硬件并没有特别的冗余，从而大大降低了开发和维护的工作量。
权利要求
1.一种光传输带外前向纠错系统的时钟电路，所述带外前向纠错系统至少包括光-电-光转换模块、前向纠错编码通道和前向纠错解码通道，其中前向纠错解码通道与前向纠错编码通道串联，光-电-光转换模块的数据信号先经过前向纠错解码通道后再经过前向纠错编码通道；所述时钟电路包括锁相环1、锁相环2和3个交叉模块；来自光-电-光转换模块的时钟信号经过交叉模块1分配到所述锁相环1、所述交叉模块2和前向纠错解码通道；所述锁相环1的输出信号分别输出给前向纠错解码通道、所述交叉模块2和所述交叉模块3；所述交叉模块2的输出信号进入所述锁相环2中，所述锁相环2的输出信号一路输出至前向纠错编码通道，再进入前向纠错编码通道，返回光-电-光转换模块；一路输出至所述交叉模块3；所述交叉模块3选择一路输入信号输出到光-电-光转换模块。
2.根据权利要求1所述的时钟电路，其特征在于，所述锁相环1进一步包括分频器1、分频器2、鉴相器1、压控振荡器1和交叉模块4，其中所述分频器1的分频比是N，所述分频器2的分频比是M；进入所述锁相环1的时钟信号经过所述分频器1后输入到所述鉴相器1中，经过鉴相后输出到所述压控振荡器1，所述压控振荡器1的输出经过所述交叉模块4的分配，形成4路输出，一路输出给所述分频器2进行闭环反馈，一路输出到所述交叉模块2，一路输出给前向纠错解码通道，还有一路输出到交叉模块3。
3.根据权利要求1所述的时钟电路，其特征在于，所述锁相环2进一步包括分频器3、分频器4、鉴相器2、压控振荡器2和交叉模块5；所述锁相环2的输入时钟信号经过所述分频器3后进入所述鉴相器2中，经过鉴相后输出到压控振荡器2中，压控振荡器2的输出被送至所述交叉模块5，经过所述交叉模块5分配的时钟信号一路进入所述分频器4后，返回所述鉴相器2；一路输出到前向纠错编码通道，而另一路则输出给所述交叉模块3。
4.根据权利要求1、2或3所述的时钟电路，其特征在于，当带外前向纠错系统在编码模式下运行时，前向纠错解码通道被跨接，光-电-光转换模块所需的发送时钟由所述交叉模块3选择为所述锁相环2的输出时钟信号；所述锁相环1中分频器1与分频器3的分频比相等；所述锁相环2中分频器3与分频器4的分频比根据加入的冗码比例选定。
5.根据权利要求1、2或3所述的时钟电路，其特征在于，当带外前向纠错系统在解码模式下运行时，前向纠错编码通道被跨接，光-电-光转换模块所需的发送时钟由所述交叉模块3选择为所述锁相环1的输出时钟信号；所述锁相环1中分频器1与分频器3的分频比与冗码的比例相吻合；所述锁相环2处于不工作状态。
6.根据权利要求1、2或3所述的时钟电路，其特征在于，当带外前向纠错系统在有纠错编码信号的再生模式下运行时，系统内部编解码通道都配置为正常工作状态，所述锁相环2的输入由所述交叉模块2选定为所述锁相环1的输出，光-电-光转换模块所需的发送时钟由所述交叉模块3选择为所述锁相环2的输出；所述锁相环1中分频器1与分频器2的分频比与冗码比例吻合，所述锁相环2中分频器4与分频器3的分频比根据冗码比例选定。
7.根据权利要求1、2或3所述的时钟电路，其特征在于，当带外前向纠错系统在无纠错编码信号的再生模式下运行时，前向纠错编码通道和前向纠错解码通道都被跨接，光-电-光转换模块所需的发送时钟由所述交叉模块3选择为所述锁相环1的输出；所述锁相环1中分频器1与分频器2的分频比相同；所述锁相环2处于不工作状态。
全文摘要
本发明提供一种应用于光传输带外前向纠错系统的时钟电路，包括锁相环1、锁相环2和3个交叉模块；来自光－电－光转换模块的时钟信号经过交叉模块1分配到锁相环1、交叉模块2和前向纠错解码通道；锁相环1的输出信号分别输出给前向纠错解码通道、交叉模块2和交叉模块3；交叉模块2的输出信号进入锁相环2中，锁相环2的输出信号一路输出至前向纠错编码通道，再进入前向纠错编码通道，返回光－电－光转换模块；一路输出至交叉模块3；交叉模块3选择一路输入信号输出到光－电－光转换模块。本发明时钟电路可以根据工作模式的不同在多个时钟单元之间很方便的切换，实现同时适用于编码，解码和再生的工作模式，降低开发和维护成本。
文档编号H04L7/02GK1510859SQ0215777
公开日2004年7月7日 申请日期2002年12月21日 优先权日2002年12月21日
发明者赵迺智, 陈远华, 舒华德, 雒宏礼, 赵 智 申请人:深圳市中兴通讯股份有限公司