专利名称：时钟分配电路和其方法
时钟分配电路和其方法本专利申请是以下申请的分案申请申请号200710007713.0申请日2007年I月29日发明名称时钟分配电路和其方法
术领域本发明涉及时钟分配电路，特别是涉及具有锁相回路的时钟分配电路和其方法。
背景技术：
锁相回路(Phase Lock Loop, PLL)是一种封闭循环(closed loop)控制系统，其是维持一产生讯号与一參考讯号间的固定相位关系。在高速应用上，时钟分配系统需要高速和低噪声的锁相回路来实现时钟速度的需求。例如多线道(multilane)系统中，总体时钟乘法器単元产生传送时钟，其由多条线(lane)共享，并且可以由高速或低速的锁相回路实现。图I显示现有具有噪声的锁相回路I的框图，其包括相位频率检测器与电荷泵浦构成的比较单兀(Phase Frequency Detector/Charge Pump, PFD/CP) 10、滤波器 12、电压控制震荡器(VCO) 14以及ー模数控制器(Modulus Controller) 16。比较单元10 f禹接到滤波器12，然后滤波器12耦接到电压控制震荡器14。电压控制震荡器14根据控制电压Vel变化输出频率fwtl，并且产生周期性的输出。如果输出频率f；utl掉到參考频率之下，比较单元10就会检测到两者之间的差值，并且改变控制电压Vca来加速来自电压控制震荡器14的输出频率fwtl。同样地，如果输出频率f；utl在參考频率之上，比较单元10改变控制电压Vca用以降低来自电压控制震荡器14的输出频率f；utl。滤波器12则是平缓所有控制电压Vca的突然变化。当集成电路的组件大小减低时,其操作电压范围也随之减少,但是所需频率范围却増加，因此需要増加电压控制震荡器14的VCO増益Kvro用以包含限制电压范围内所需的频率范围。集成电路的エ艺、电压和温度变化更引入更高的VCO増益Kva)。图2显示图1VC0的控制电压Vel和输出频率f；utl的关系曲线，包括曲线ss、tt、和ff其分别代表三种エ艺。使用高VCO増益Kva)使得所需频率范围能够包含图2中的所有エ艺变化，其中所需频率范围是由fl到f2。但是高VCO增益Kvro也同时放大控制电压噪声n。，导致更严重的相位噪声或抖动(jitter)在输出频率f；utl内。參考图1，输出频率f；utl的相位噪声包括在节点nio的控制电压噪声n。以及节点nl2的本地VCO噪声ni。控制电压噪声n。包括电荷泵浦噪声nCP和电源地极噪声(power-ground noise) nrc,并且由Kvc。放大,贡献到输出频率fQUtl的相位噪声。本地VCO噪声Ii1包括VCO噪声nvco和电源地极噪声nrc，并且不由VCO增益Kvra放大。因为高VCO增益Kvra而使得控制电压噪声n。对输出频率fwtl的相位噪声贡献了绝大部分。所以控制电压噪声n。的减低显著地改善相位噪声。电源地极噪声nrc可以由去f禹电容或遮蔽(shielding)等布局(layout)的方式来减低，使得电荷泵浦噪声neP变成控制电压噪声n。的主要部分。电荷泵浦噪声neP由节点nlO之前的电路缺陷的累积噪声产生，电路缺陷包括电荷共享(chargesharing)、电流不匹配(current mismatch)、时钟馈入(clock feedthrough)、载流子注入(chargeinjection)、參考讯号突波(reference signal spur)、和电流切换噪声(currentswitching noiseノ 等。
图3显示图IVCO的控制电压Vel和输出频率f；utl曲线，用以减低相位噪声，使用低VCO増益Kvaj和多条v-f曲线，包括频率も到频率f2的频率范围。图3使用的VCO决定控制电压Vcl的电压范围，并且选择相对应的V-f曲线用以产生相对应的输出频率fwtl。输出频率f；utl由低VCO増益Kvaj产生，但是电路复杂度和制造费用增加。另外，新增的VCO电路复杂度可以导致更高的VCO噪声，直接和输出频率fwtl的相位噪声相关。所以图3的相位噪声减低是有限的。有鉴于此，本发明提出一种时钟分配电路与相关方法，其可有效地降低相位噪声，并简化电路的复杂度。
发明内容
本发明还提出一种时钟分配电路，包括一比较单元，比较ー參考讯号和一回馈讯号用以产生一误差讯号；ー滤波器，耦接到上述比较单元，根据上述误差讯号输出ー滤波讯号；一缩放单元，耦接到上述滤波器，利用ー缩放因子缩放上述滤波讯号用以形成一控制讯号；以及ー震荡器，耦接到上述缩放单元，根据上述控制讯号产生上述回馈讯号；其中上述比较单元是由ー相位频率检测器与ー电荷泵浦构成，而上述缩放因子小于1，且上述缩放单元以小于I的上述缩放因子縮小上述滤波讯号内的噪声。此外，本发明还提出一种时钟分配方法，包括一比较单元比较ー參考讯号和一回馈讯号用以产生一误差讯号；ー滤波器根据上述误差讯号输出ー滤波讯号；一缩放单元利用ー缩放因子缩放上述滤波讯号用以形成一控制讯号；以及ー震荡器根据上述控制讯号产生上述回馈讯号；以及其中上述比较单元是由ー相位频率检测器与ー电荷泵浦构成，而上述缩放因子小于1，且上述缩放单元以小于I的上述缩放因子縮小上述滤波讯号内的噪声。为使本发明的该目的、特征和优点能更明显易懂，下文特举ー较佳实施例，并结合附图详细说明如下。
图I显示现有具有噪声的锁相回路的框图。图2显示图1VC0的控制电压Vel和输出频率f；utl曲线。图3显示图1VC0的控制电压Vel和输出频率f；utl曲线。图4显示本发明实施例中的具有时钟分配电路的锁相回路。图5显示本发明实施例中的以电压-电压转换器为图4中缩放单元44的电路图。图6显示本发明实施例中的以电流-电流转换器为图4中缩放单元44的电路图。图7显示本发明实施例中的以电压-电流转换器做为图4中缩放单元44的电路图。附图符号说明10-比较单元；
12-滤波器；14-VCO;16 -模数控制器；40 -比较单元；42 -滤波器；44-缩放单元；46 -震荡器；48 -模数控制器；400 -相位-频率检测器；402 -电荷泵浦电路；
具体实施例方式在此必须说明的是，在下面披露的内容中所提出的不同实施例或范例，是用以说明本发明所掲示的不同技术特征，其所描述的特定范例或排列是用以简化本发明，并非用以限定本发明。此外，在不同实施例或范例中可能重复使用相同的标号与符号，这些重复使用的參考数字与符号是用以说明本发明所掲示的内容，并非用以表示不同实施例或范例间的关系。图4显示本发明实施例中的具有时钟分配电路的锁相回路(Phase LockLoop, PU)，包括比较单元40、滤波器42、缩放单元44、震荡器46和模数控制器48。比较单元40耦接到滤波器42、缩放单元44、震荡器46，接着耦接到模数控制器48。比较单元40比较參考讯号Sref和回馈讯号Sfb用以产生误差讯号Se，其中比较单元40是由相位-频率检测器400和电荷泵浦电路402构成，其中相位-频率检测器400耦接到电荷泵浦电路402。相位-频率检测器400接收參考讯号SMf和回馈讯号Sfb，比较这两个讯号之间的频率和相位差用以产生在讯号Su或Sd的脉冲波，其脉冲波的宽度等于相位差。相位-频率检测器400只在參考讯号Sref和回馈讯号Sfb之间有相位差时产生讯号Su或Sd。电荷泵浦电路402由讯号Su或Sd产生误差讯号Se。误差讯号Se是充电(charging)或放电(discharging)电流讯号。滤波器42可以包括一个或多个电容(未显示)，累积电荷于其中用以建立滤波讯号Sf0在一些实施例中，滤波器42可以包括和电容串连的ー电阻。滤波器42输出滤波讯号Sf到缩放单元44以缩放因子G縮小来形成控制讯号S。，其中缩放因子G小于I。既然滤波讯号Sf内的噪声以缩放因子G缩小,输出频率J^ut内的相位噪声被有效的减低。震荡器46可以为一环状震荡器(ring oscillator),并且可以为电压控制震荡器(voltage-controlled oscillator, VCO)或电流控制震荡器(current-controlledoscillator，CC0)。震荡器46产生输出频率fwt，输出频率f；ut为控制讯号S。的函数并且可以由以下表示f0Ut=K0*Sc ⑴￠= / fout dt (2)其中K。是震荡器46的増益，并且小是输出频率し的相位噪声。当控制讯号Sc内的噪声增加，输出频率f；ut的变化也会一起増加，导致函数(2)的相位噪声小增加。
模数控制器48接收输出频率し并且以M除以输出频率f；ut用以输出回馈讯号Sfb到比较单元40，使得锁相回路4锁住，并且回馈讯号Sfb和參考讯号Sref具有相同频率和相位。在一些实施例中，缩放单元44和震荡器46皆在电压域(voltage domain)实现。缩放单兀 44 是电压-电压转换器(voltage-to-voltage converter, V-Vconverter)以及震荡器46是电压控制震荡器。缩放单元44获得并且滤波电压讯号Sf以缩放因子G縮小用以提供控制讯号S。。缩放因子G，小于1，由缩放单元44之前和之后的操作电压范围决定，即电荷泵浦电路402到震荡器46的操作电压范围。电荷泵浦电路402和滤波器42可以由高压组件和较高操作电压范围实现用以减低电流漏电，其较高操作电压范围比震荡器46的电压范围为高。震荡器46可以由低压组件和较低操作电压范围实现用以加快输出频率f；ut。图5显示本发明实施例中的以电压-电压转换器为图4中缩放单元44的电路图，包括缓冲器50、电阻52、和电阻54。电阻52耦接到缓冲器50的输入，并且电阻54耦接到缓冲器50的输出和输入之间。缓冲器50可以在滤波器42内实现，滤波器42和由电阻52 和电阻54组成的缩放单元44 一起使用。缓冲器50可以为操作放大器缓冲器。缩放因子G由电阻54对电阻52的比例決定。在另ー实施例中，缩放单元44和震荡器46在电流域(current domain)实现。缩放单兀 44 是电流-电流转换器(current-to-current converter, I-I converter)以及震荡器46是电流控制震荡器(current-controlled oscillator)。缩放单元44获得并且将Sf以缩放因子G缩小用以提供控制讯号S。。缩放单元44可以用具有缩放因子G的电流镜(current mirror)电路实现。图6显示本发明实施例中的以电流-电流转换器为图4中缩放単元44的电路图，包括晶体管60和62。晶体管60和62以电流镜组合连接。缩放因子G小于I并且可以由晶体管62对60的长宽比(宽度/长度)決定。缩放单元44可以是电压-电流转换器(voltage-to-current converter),转换并且缩小滤波讯号Sf到一减低的电流讯号做为控制讯号S。。缩放单元44可以由电压控制的电流源和具有缩放因子G的电流镜电路一起实现。图7显示本发明实施例中的以电压-电流转换器做为图4中缩放单元44的电路图，包括晶体管70、72、和74。晶体管70耦接到晶体管72，然后晶体管72耦接到晶体管74。晶体管70做为电压控制的电流源，晶体管72和74以电流镜的连接方式连接，其具有小于I的缩放因子G。缩放因子G由由晶体管74对晶体管72的长宽比(宽度/长度)決定。參考图4，如果锁相回路4有相位误差，相位-频率检测器400产生ー短列脉冲波，其可以驱动电荷泵浦电路402用以充电或放电滤波器42的ー个或多个电容。如果回馈讯号Sfb的相位在參考讯号SMf之后，相位-频率检测器400在Su产生脉冲波，使得电荷泵浦电路402充电滤波器42的ー个或多个电容。相反地如果回馈讯号Sfb的相位在參考讯号Sraf之前，相位-频率检测器400在Sd产生脉冲波，使得电荷泵浦电路402放电滤波器42的一或多个电容。滤波器42的电荷建立输出到缩放单元44的电压。缩放单元44以缩放因子G縮小滤波讯号Sf用以产生控制讯号S。，其调整震荡器46来产生输出频率f；ut。既然控制讯号S。内的噪声由缩放因子G减低，输出频率f；ut的相位噪声小也有效地减低。本发明实施例也提供一种时钟分配方法，使用第4、5、6和7的锁相回路，包括比较単元40比较參考讯号Sref和回馈讯号Sfb用以产生误差讯号Se，滤波器42根据误差讯号Se号输出滤波讯号sf，缩放单元44利用缩放因子G缩放滤波讯号Sf用以形成控制讯号S。，以及震荡器46根据控制讯号S。产生回馈讯号Sfb，其中缩放因子G小于I。在一个实施例中，滤波讯号Sf和控制讯号S。是电流讯号，缩放单元44是电流-电流转换器，以及震荡器46是电流控制震荡器，缩放步骤包括晶体管60和晶体管62组成的电流镜以缩放因子G转换滤波讯号Sf到控制讯号S。。在另ー个实施例中，滤波讯号Sf是电压讯号，以及控制讯号S。是电流讯号，缩放单元44是电压-电流转换器，以及震荡器46是电流控制震荡器，缩放步骤包括晶体管70接收上述滤波讯号用以输出第一电流，以及晶体管72和晶体管74组成的电流镜电路利用缩放因子G将滤波讯号Sf转换到控制讯号S。。在其它实施例中，滤波讯号Sf和控制讯号S。是电压讯号，缩放单元44是电压-电压转换器，以及震荡器46是电压控制震荡器，缩放因子G由电阻54对电阻52的比例来决 定。本发明虽以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰，因此本发明的保护范围以本申请的权利要求为准。
权利要求
1.一种时钟分配电路,包括 一比较单元，比较ー參考讯号和一回馈讯号用以产生一误差讯号； ー滤波器，耦接到上述比较单元，根据上述误差讯号输出ー滤波讯号； 一缩放单元，耦接到上述滤波器，利用ー缩放因子缩放上述滤波讯号用以形成ー控制讯号；以及 ー震荡器，耦接到上述缩放单 元，根据上述控制讯号产生上述回馈讯号； 其中上述比较单元是由ー相位频率检测器与ー电荷泵浦构成，而上述缩放因子小于1，且上述缩放单元以小于I的上述缩放因子縮小上述滤波讯号内的噪声。
2.如权利要求I所述的时钟分配电路，其中上述震荡器更产生ー输出频率，上述输出频率为上述控制讯号的函数且fout=Ko*Sc ；= / fout dt ； 其中f；ut为上述输出频率，S。为上述控制讯号，K。是上述震荡器的一増益，并且小是上述输出频率的一相位噪声。
3.如权利要求2所述的时钟分配电路，其中上述滤波讯号内的噪声以上述缩放因子缩小，使上述相位噪声被减低。
4.如权利要求I所述的时钟分配电路，其中上述滤波讯号和上述控制讯号是电压讯号，上述缩放单元是电压-电压转换器，以及上述震荡器是电压控制震荡器。
5.如权利要求4所述的时钟分配电路，其中上述滤波器以及上述电荷泵浦的操作电压范围比上述震荡器的操作电压范围高，以实现减低上述滤波器以及上述电荷泵浦的电流漏电，以及实现加快上述震荡器的一输出频率。
6.如权利要求I所述的时钟分配电路，其中其中上述缩放单元包括ー缓冲器，一第一电阻和一第二电阻，以及上述缩放因子由上述第二电阻对第一电阻的比例決定。
7.如权利要求I所述的时钟分配电路，其中上述滤波讯号和上述控制讯号是电流讯号，上述缩放单元是电流-电流转换器，以及上述震荡器是电流控制震荡器。
8.如权利要求7所述的时钟分配电路，其中上述电流-电流转换器包括ー电流镜电路利用上述缩放因子将上述滤波讯号转换到上述控制讯号。
9.如权利要求I所述的时钟分配电路，其中上述缩放单兀包括一第一晶体管和一第二晶体管，以及上述缩放因子由上述第二晶体管对第一晶体管的长宽比決定。
10.一种时钟分配方法,包括 一比较单元比较ー參考讯号和一回馈讯号用以产生一误差讯号； ー滤波器根据上述误差讯号输出ー滤波讯号； 一缩放单元利用ー缩放因子缩放上述滤波讯号用以形成一控制讯号；以及 ー震荡器根据上述控制讯号产生上述回馈讯号；以及 其中上述比较单元是由ー相位频率检测器与ー电荷泵浦构成，而上述缩放因子小于1，且上述缩放单元以小于I的上述缩放因子縮小上述滤波讯号内的噪声。
全文摘要
一种时钟分配(clock distribution)电路，包括一比较单元、一滤波器、一缩放单元、和一震荡器。比较单元是由一相位频率检测器与一电荷泵浦构成。上述比较单元比较一参考讯号和一回馈(feedback)讯号用以产生一误差讯号输入至滤波器。上述滤波器，耦接到上述比较单元，根据上述误差讯号输出一滤波讯号。上述缩放单元，耦接到上述滤波器，利用一缩放因子缩放上述滤波讯号用以形成一控制讯号。上述震荡器，耦接到上述缩放单元，根据上述控制讯号产生上述回馈讯号。上述缩放因子小于1。且上述缩放单元以小于1的上述缩放因子缩小上述滤波讯号内的噪声。
文档编号H03L7/093GK102751986SQ201210249318
公开日2012年10月24日 申请日期2007年1月29日 优先权日2006年1月27日
发明者林小琪 申请人:威盛电子股份有限公司