专利名称：时钟生成电路和时钟生成控制电路的制作方法
时钟生成电路和时钟生成控制电路技术领域本申请发明涉及一种生成与预先设定的频率相应的时钟 信号的时钟生成电路以及控制振荡电路以生成该时钟信号的时 钟生成控制电路。
背景技术：
应该被解释为发明人自认为在此所记载的技术是本发明的现有 技术。图6示出了以往的凄史字方式的时钟生成电^各100的框图。该 时钟生成电路100具备振荡电路122、计数器104、中央运算处理 电路(CPU) 130 、以及数字-模拟变换电路(DAC) 116。振荡电路122构成为根据从数字-模拟变换电路(DAC) 116 输出的控制信号生成规定的频率的时钟信号。该振荡电路122 例如可由电压控制振荡器(V C 0)构成，生成与数字-模拟变换电 路(D A C) 116输出的电压信号相应的频率的时钟信号。计数器104构成为对振荡电路122输出的时钟信号的脉冲 数进行计数。该计数器104根据控制电路(省略图示)的控制，例 如对1秒钟内被输入的脉冲数进行计数，将其计数值输出到中央 运算处理电路(CPU)130。中央运算处理电路(C P U) 13 0具备保存时钟频率的设定值 的寄存器132，根据从计数器104输出的计数值和保存在该寄存 器132中的设定值，输出控制振荡电路122的数字控制信号。中 央运算处理电路(CPU) 130例如运算从计数器104输出的计数值 与保存在寄存器132中的设定值之间的差，生成与该差相应的控制信号。另外，中央运算处理电路(CPU)130还根据规定的控制程序来控制被连接在时钟生成电路100上的外围电路(省略图示)的动作。数字-模拟变换电路(DAC)116将从中央运算处理电路 (CPU) 13 0输出的数字的控制信号变换为模拟信号，并输出到振 荡电路122。这样，时钟生成电路100是如下的数字方式的时钟生成电 路由计数器104对时钟信号的脉冲数进行计数，中央运算处理 电路(CPU) 130根据其计数值生成控制信号。图7示出了以往的模拟方式的时钟生成电路200的框图。时 钟生成电路200具备振荡电路222、分频电^各208、相位比较电路 202 、电荷泵(charge pump)电路(CP)204 、以及低通滤波器 (LPF)206。振荡电路222根据从低通滤波器(LPF)206输出的控制信号 生成规定频率的时钟信号。振荡电路222例如可由电压控制振荡 器(VCO)构成，生成与低通滤波器(LPF)206输出的电压信号相 应的时钟信号。分频电路208对从振荡电路222输出的时钟信号进行分频， 并输出到相位比较电路202。相位比较电路202将从分频电路208 输出的时钟信号、与基准时钟信号进行比较，将比较结果输出 到后述的电荷泵电路(CP)204 。基准时钟信号例如使用从石英振 子(省略图示)输出的时钟信号。该时钟生成电路200生成与基准 时钟信号的频率和分频电路2 0 8的分频的"i殳定相应的时钟信号。电荷泵电路(CP)204根据相位比较电路202的比较结果，选 择性地输出高电平(例如3.3V)或低电平(例如OV)的电压信号。低通滤波器(LPF)206由电阻元件R和电容器C构成。电阻元 件R的一个端子^皮连接在电荷泵电路(CP)204上，另 一个端子被连接在振荡电路222上。电容器C的一个端子被连接在振荡电路 222与电阻元件R之间的连接点上，另一个端子祐j妻地。低通滤 波器(LPF)206将电荷泵电路(CP)204输出的脉冲状的信号平滑 化，并输出到振荡电路222。这样，时钟生成电路200是如下的模拟方式的时钟生成电 路根据相位比4交电路202的比较结果，由电荷泵电路(CP)204和 低通滤波器CLPF〉206生成控制信号。在使用图6所示的时钟生成电路100的情况下，由于使用中 央运算处理电路(CPU)130对振荡电路122输出的时钟信号的频 率进行控制，因此中央运算处理电路(CPU)130的负荷增大。中 央运算处理电路(CPU)130由于还控制被连接在时钟生成电路 IOO上的外围电路的动作，因此存在当负荷增大时装载有时钟生 成电路100的系统整体的动作变慢的问题。作为减少中央运算处理电路(CPU)的负荷的方法，考虑使 用图7所示的时钟生成电路200。由于时钟生成电路200是模拟方 式的时钟生成电路，因此不使用中央运算处理电路(CPU)而能 够控制时钟信号的频率。但是，在生成频率较低(例如40kHz) 的时钟信号的情况下，作为被设置在低通滤波器(LPF)206中的 电容器C需要大容量的电容器，或者需要大电阻值的电阻R。因 此，存在如下问题由于电容器C或电阻R的大小变大，时钟生 成电路200的电路规模或者装载有该时钟生成电路200的系统的 规模变大。其它的文献所7>开的在此记载的各种特征、实施方式、方 法以及装置的优点和缺点决不是意图限定本发明。事实上，本 发明的特定的特4正维持在此7>开的特征、实施方式、方法以及 装置中的几个或全部的同时能够克服特定的缺点。发明内容发明要解决的问题本发明的较佳的实施方式是鉴于相关技术中的上述的和/ 或其它的问题点而完成的。本发明的较佳的实施方式能够显著 地提高现有的方法和/或装置。根据本发明的第一侧面，其目的在于提供一种时钟生成电路，该时钟生成电路能够减轻中央运算处理电路(CPU)的负荷，并且能够抑制电路规模或系统规模的增大。根据本发明的第二侧面，其目的在于提供一种时钟生成控制电路，该时钟生成控制电路不对中央运算处理电路(CPU)施加负荷而能够进行控制以生成与预先设定的频率相应的时钟信号。用于解决问题的方案冲艮据本发明的第一侧面，时钟生成电-各具备振荡电路，其输出与控制信号相应的时钟频率的时钟信号；计数器，其对上述振荡电路在规定期间内输出的上述时钟信号的脉沖数进行计数来生成计数值；减法电路，其将上述计数值与基于预先设 定的时钟频率的设定值进行减法运算来生成差数据；控制信号 校正电路，其根据上述差数据，校正上述控制信号的值，生成 校正控制信号；以及数字-模拟变换电路，其将上述校正控制信 号变换为模拟信号，将由该模拟信号构成的校正控制信号输出 到上述振荡电路。根据本发明，即使在具备上述时钟生成电路、连接在该时 钟生成电路上的外围电路、以及控制上述外围电路的中央运算 处理电^^的电子电^各系统中，由于该时钟生成电路是独立的， 不需要中央运算处理电路的控制，因此也能够减轻中央运算处 理电路的负荷，并且可抑制电路规模或系统规模的增大。根据本发明的第二侧面，是一种时钟生成控制电路，该时 钟生成控制电路被连接在输出与控制信号相应的时钟频率的时 钟信号的振荡电路、和生成上述控制信号的频率控制电路上，该时钟生成控制电路具备计数器，其对上述振荡电路在规定期间内输出的上述时钟信号的脉冲数进行计数，在该计数值等 于与上述时钟频率相应的设定值时，对计数控制信号的输出电平进行切换；以及误差检测电路，其检测表示上述规定期间的 定时信号与上述计数控制信号之间的定时的误差，输出误差检测信号，其中，上述频率控制电路根据上述误差检测信号生成 上述控制信号。根据本发明，在具备包含上述时钟生成控制电路的时钟生 成电路、连接在该时钟生成电路上的外围电路、以及控制上述 外围电路的中央运算处理电路的电子电^各系统中，该时钟生成 控制电路是独立的，不需要中央运算处理电路的控制，因此不 对中央运算处理电路施加负荷而能够进行控制以生成与预先设 定的频率相应的时钟信号，并且可抑制系统电路规模或系统规 模的增大。如果鉴于附图和以下说明，则能够更容易理解各种实施方 式的上述和/或其它的侧面、特4i和/或优点。各种实施方式可 适当地包含其它不同的侧面、特征和/或优点。另外，适当地容 许各种实施方式结合其它的实施方式的 一个或多个侧面或特征。关于实施方式的侧面、特长和/或优点的记载不应该被理解 为限定其它的实施方式、权利要求。
下面，将本发明的较佳的实施方式与附图 一起始终作为例 示进行表示而不是意图限定本发明。图l是本发明的第一实施方式所涉及的时钟生成电路的概 要框图。图2是表示上述第 一 实施方式的时钟生成电路的动作定时 的时序图。图3是本发明的第二实施方式所涉及的时钟生成控制电路的概要框图。图4是表示上述第二实施方式的时钟生成控制电路的动作 定时的时序图。图5是表示上述第二实施方式的时钟生成控制电路的动作 定时的时序图。图6是相关技术所涉及的时钟生成电路的概要框图。
具体实施方式
本发明可通过多个不同的方式具体化，但是应该视为该公 开是提供本发明的原理的例子，这些实施例不是意图将本发明 限定于在此记载和/或图示的较佳的实施方式，在该理解的基础 上，在此记载图示的实施方式。图l是本发明的第 一实施方式所涉及的时钟生成电路10的 概要框图。该时钟生成电路10具备振荡电路42、开关22、计数 器24、定时控制电路26、频率设定电路28、减法电路30、加法 电路32、寄存器34、以及数字-模拟变换电路(DAC)36。振荡电路42生成与从数字-模拟变换电路(DAC)36输出的 控制信号相应的时钟信号CLK。该振荡电路42例如可由电压控 制振荡器(VCO)构成，生成与数字-模拟变换电路(DAC)36输出 的电压信号相应的频率的时钟信号CLK。开关22与振荡电路42和计数器24连接，控制是否将时钟信号CLK输出到计数器24。关于该开关22,根据后述的定时控制 电路26输出的定时信号B对开关的接通/断开进行控制，抽出在 开关接通的期间输入的时钟信号CLK,并作为时钟信号CLK' 而输出。计数器24与开关22和减法电路30连接，对从开关22输出的 时钟信号CLK，的脉冲数进行计数，生成计数值。计数器24将从 后述的定时控制电路26输出的复位信号RST作为触发，开始进 行时钟信号CLK，的脉冲数的计数。也就是说，计数器24与开关 2 2的接通/断开的定时同步地开始/停止计数动作。定时控制电-各26进行开关22的接通/断开控制，并且对计数 器2 4的计数动作的开始/结束进行控制。该定时控制电路2 6向开 关22输出用于进行接通/断开控制的定时信号B,向计数器24输 出用于开始计数动作的复位信号RST。频率设定电^各28例如构成为包含寄存器，保存时钟生成电 路10输出的时钟信号CLK的频率的设定值。保存在频率设定电 路28中的设定值能够选择任意种类的可通过振荡电路42进行振 荡的频率范围的频率。最好根据定时控制电路26输出的定时信 号B的时间信息将保存在频率设定电路2 8中的设定值设为与所 设定的频率相应的时钟信号的脉冲数。例如，在输出40kHz的 时钟信号CLK、定时控制电路26输出l秒钟的成为高电平的定时 信号B的情况下，在频率设定电路28中将与"40000"相应的数 字值保存到寄存器中。减法电路30算出保存在频率设定电^各28中的设定值与从 计数器24输出的计数值之间的差。在时钟信号CLK的频率高于 在频率设定电路28中设定的频率的情况下，计数值变得比设定 值大，減法电路30输出负值。另外，在时钟信号CLK的频率低 于在频率设定电路28中设定的频率的情况下，计数值变得比设定值小，减法电^各30输出正值。加法电路32将从减法电路30输出的差、与已经保存在寄存 器34中的控制值相加。寄存器34暂时保存由加法电路32生成的 相加值作为振荡电路4 2的振荡频率的控制信号值。也就是说， 加法电路32将表示由计数器24和减法电路30生成的时钟信号 CLK的误差的数据与保存在寄存器34中的控制值相加，更新控 制振荡电路42的控制值并保存到寄存器34中。定时控制电路26最好在与加法电路32和寄存器34的动作 相应的定时输出复位信号RST。也就是说，定时控制电路26在 通过加法电路3 2更新振荡频率的控制值并将该更新后的控制值 保存到寄存器34中之后，输出复位信号RST。数字-模拟变换电路(D A C) 3 6将保存在寄存器3 4中的数字 的控制值变换为模拟信号，并输出到振荡电路42。此时，数字-模拟变换电路(DAC)36最好具有将保存在寄存器34中的控制值 变换为与振荡电路42相应的模拟值的特性。接着，说明本第 一实施方式中的时钟生成电路10的动作。时序图。在图2所示的实施例中，进行控制使得定时控制电路26 输出l秒钟的成为高电平的定时信号B,频率设定电路28保存 "12"作为设定值，时钟生成电路10输出12Hz的时钟信号CLK。定时控制电路26向计数器24输出复位脉冲作为复位信号 RST。此时，计数器24返回到初始状态。在复位信号RST从高 电平切换为低电平时，计数器24开始计数动作。此时，定时信 号B从低电平切换为高电平。在定时信号B为高电平的期间开关 2 2处于接通状态，将在该期间输入的时钟信号C L K作为时钟信 号CLK，而输出。计数器2 4对所输入的时钟信号C L K ，的脉冲数进行计数。在图2所记载的实施例中，在定时信号B为高电平的期间，时钟信号C L K ，包含11周期的时钟信号。计数器2 4对11周期的时钟信号 的脉冲数进行计凄史，并输出到减法电^各30。例如，减法电路30 从保存在频率设定电路28中的设定值"12"中减去计数值"11"， 将差"+ l"输出到加法电路32。加法电路3 2将保存在寄存器3 4中的控制信号与从减法电 路30输出的差"+ l"相加，并作为新的控制信号而保存到寄存 器34中。也就是说，由于时钟信号CLK的频率低于所设定的频 率，因此进行控制使得控制振荡电路42的控制信号的值变大、 使时钟信号CLK的频率变高。在时钟信号C L K的频率高于所设定的频率的情况下，减法 电路30输出负值作为差。此时，加法电路32进行控制使得保存 在寄存器34中的控制信号的值变小，从而使时钟信号CLK的频 率变低。通过应用上述第一实施方式，在装载有时钟生成电路10的 系统中不使用中央运算处理电路(CPU)而能够进行高精确度的 时钟信号的频率控制。因此，在装载有时钟生成电路10的系统 中能够减轻中央运算处理电路(CPU)的负荷，并能够防止对系统整体的动作造成影响。另外，根据上述第一实施方式，时钟生成电路10不具备如 图7所示那样的低通滤波器(LPF)206。因而，即使在生成低频率 的时钟信号的情况下，也不需要使用大容量的电容器、大电阻 值的电阻作为低通滤波器(L P F),因此能够防止时钟生成电路10 的电路规模或装载有该时钟生成电路10的系统规模的增大。另外，在上述第一实施方式中，设为使用开关22和计数器 24对包含在少见定期间(l秒钟)的时钟信号CLK的脉冲数进行计 数的结构，但是本申请发明并不限于此。例如，能够设为定时控制电路2 6向计数器2 4输出复位信号R S T和保持信号的结构，其中，上述保持信号用于进行停止计数动作并保持计数值的控制。定时控制电^各26输出复位信号RST,在经过规定期间之后 结束计数之后，输出上述保持信号，从而不使用开关22而能够 实施本发明。上述第 一 实施方式所记载的开关22和计数器24的动作是 用于实施本发明的一例，本发明并不限定于此。例如，不需要 一定在即将开始计数之前进行计数器24的复位动作，而能够在 不进行计数动作的期间进行复位动作。另外，关于计数器24的 复位动作，也可以构成为在从计数结束之后经过规定的脉冲数 的时间之后进行复位。另外，在本发明中，也可以是如下结构将时钟信号CLK 输入到未图示的分频电路，计数器24对分频后的时钟信号CLK 的脉冲数进行计数。由此，计数器24能够低速地进行动作，不 需要由高精确度的计数器构成计数器24,从而能够降低时钟生 成电路10或装载有该时钟生成电路10的系统的成本。并且，在本发明中，将数字-模拟变换电路(DAC)36设为具 有将保存在寄存器34中的控制信号变换为与振荡电路42相应的 模拟值的特性的结构，但是本发明并不限定于此。例如，也可 以设为分离了将控制信号变换为与振荡电路42相应的值的功 能、和将数字信号变换为模拟信号的功能的结构。接着说明本发明的第二实施方式。图3是表示本发明的实施方式所涉及的时钟生成控制电路 50的概要框图。时钟生成控制电路50具备开关52、计数器54、 定时控制电路56、频率设定电路58、以及误差检测电路60。时 钟生成控制电路50与振荡电路80和频率控制电路70连接而形成 时钟生成系统。振荡电路80生成与从频率控制电路70输出的控制信号相应的时钟信号CLK。振荡电路80例如可由电压控制振荡器(VCO) 构成，生成与频率控制电路7 0输出的电压信号相应的频率的时 钟信号CLK。开关52与振荡电路80和计数器54连接，控制是否将时钟信 号CLK输出到计数器54。关于开关52,根据后述的定时控制电 路56输出的控制信号对开关的接通/断开进行控制，抽出在开关 接通的期间输入的时钟信号C L K并进行输出。计数器54与开关52和误差检测电路60连接，对从开关52输 出的时钟信号CLK的脉冲数进行计数，根据计数值输出计数控 制信号CNT。计数器54在开始了计数动作时将计数控制信号 CNT切换为高电平，在计数值与在后述的频率设定电路58中设 定的设定值相等时将计数控制信号CN T切换为低电平。此时，计数器54最好是将在频率设定电路58中设定的设定 值作为初始值进行倒计数动作的减计数器。此时，计数器54在 计数值为"0"时将计数控制信号CNT切换为低电平。定时控制电路56进行开关52的接通/断开控制，并且对计数 器54的计数动作的开始/结束进行控制。另外，定时控制电路56 向后述的误差检测电路60输出表示规定的期间的定时信号B, 向计数器5 4输出用于开始计数动作的复位信号R S T 。频率设定电路58例如构成为包含寄存器，保存与振荡电路 80输出的时钟信号CLK的频率相应的设定值。保存在频率设定 电路58中的设定值能够选择任意种类的可在振荡电路80中进行 振荡的频率范围的频率。最好根据定时控制电路56输出的定时 信号B的时间信息将保存在频率设定电路5 8中的设定值设为与 所设定的频率相应的时钟信号的脉冲数。例如，在输出40kHz 的时钟信号CLK、定时控制电路56输出l秒钟的成为高电平的定时信号B的情况下，在频率设定电路58中将与"40000"相应的 数字值保存到寄存器中。误差检测电路6 0检测定时信号B与计数控制信号C N T之间 的误差，根据检测结果生成正侧误差检测信号PC和负侧误差检 测信号NC并进行输出。在时钟信号CLK的频率高于所设定的频 率时，误差4全测电路60在规定的期间输出成为高电平的负侧误 差检测信号NC。另外，在时钟信号CLK的频率低于所设定的频 率时，误差检测电路60在规定的期间输出成为高电平的正侧误 差检测信号PC。在本第二实施方式中，误差检测电路60构成为 包含NOT元4牛62、 64、以及AND元件66、 68。NOT元件62将对定时信号B进行反转得到的信号输出到 AND元件66的 一 个输入端子。NOT元件64将对计数控制信号 C N T进行反转得到的信号输出到A N D元件6 8的 一 个输入端子。 AND元件66的一个输入端子被输入NOT元件62的输出，另 一个 输入端子被输入计数控制信号C N T,将运算结果作为正侧误差 检测信号PC而输出。AND元件68的一个输入端子被输入NOT元 件64的输出，另 一个输入端子被输入定时信号B,将运算结果 作为负侧误差检测信号NC而输出。频率控制电i 各70根据从误差检测电路60输出的正侧误差 检测信号PC和负侧误差检测信号NC，生成对振荡电路80生成 的时钟信号CLK的频率进行控制的信号并进行输出。在本第二 实施方式中，频率控制电路70具备电荷泵电^各(CP)72、和低通 滤波器(LPF)74。电荷泵电路(CP)72根据正侧误差检测信号PC和负侧误差 检测信号NC，选择性地输出高电平(例如3JV)或低电平(例如 OV)的电压信号。在正侧误差检测信号PC为高电平时，电荷泵 电路(CP)72输出高电平的电压信号，在负侧误差检测信号NC为高电平时，电荷泵电路(CP)72输出低电平的电压信号。低通滤波器(LPF)74构成为包含电容器(省略图示)，将电荷泵电路 (CP)72输出的脉冲状的信号平滑化并输出到振荡电路80。也就 是说，包含在低通滤波器(LPF)74中的电容器在正侧误差检测信 号PC为高电平时进行充电，在负侧误差检测信号NC为高电平 时进行》文电。接着，说明本第二实施方式中的时钟生成控制电路的动作。图4和图5是表示本发明的实施方式的时钟生成控制电路 的动作定时的时序图。图4表示时钟信号CLK的频率高于设定值 的情况下的时钟生成控制电路5 0的动作定时，图5表示时钟信号 CLK的频率低于设定值的情况下的时钟生成控制电路50的动作 定时。首先，根据图4说明时钟信号C L K的频率高于设定值的情况 下的时钟生成控制电^各50的动作定时。在图4的实施例中，设为 时钟生成控制电路5 0进行控制使得输出10 H z的时钟信号C L K 。 此时，定时控制电路56输出的定时信号B在计数器54开始计数 动作之后在一秒间输出高电平的信号，根据频率10Hz将保存在 频率设定电路58中的设定值设为"10"。定时控制电路56向计数器54输出复位脉冲作为复位信号 RST。此时，计数器54返回到初始状态。在复位信号RST从高 电平切换为低电平时，计数器54将保存在频率设定电路58中的 设定值作为初始值，开始倒计数动作。此时，定时信号B从低 电平切换为高电平。另外，开关52根据定时控制电路56的控制 成为接通状态，并向计数器5 4输出在该期间输入的时钟信号 CLK。计数器54根据所输入的时钟信号CLK进行倒计数动作。在图4所记载的实施例中，计数器54将初始值设为"10"开始倒计 数动作，并且输出高电平的计数控制信号CNT。计数器54在计 数值成为"0"时输出低电平的计数控制信号CNT。此时，由于 时钟信号CLK的频率高于控制目标值，因此计数控制信号CNT 的高电平的期间与定时信号B的高电平的期间相比变短。误差检测电^各60根据NOT元件62和AND元件66的逻辑运 算结果输出低电平的正侧误差检测信号P C,根据N O T元件6 4和 AND元件68的逻辑运算结果，从计数控制信号CNT切换为低电 平的时机开始直到定时信号B切换为低电平的时机为止输出成 为高电平的负侧误差检测信号NC。频率控制电路70根据正侧误 差检测信号P C和负侧误差检测信号N C进行控制使得控制信号 变低从而使振荡电路80输出的时钟信号CLK的频率变低。接着，根据图5说明在时钟信号CLK的频率低于设定值的情 况下的时钟生成控制电路50的动作定时。在图5的实施例中，设 为时钟生成控制电路50进行控制使得输出10Hz的时钟信号 CLK。此时，定时控制电路56输出的定时信号B在计数器54开 始计数动作之后在一秒间输出高电平的信号，根据频率10Hz将 保存在频率设定电路58中的设定值设为"10"。定时控制电路56向计数器54输出复位脉冲作为复位信号 RST。此时，计lt器54返回到初始状态。在复位信号RST从高 电平切换为低电平时，计数器54将保存在频率设定电路58中的 设定值作为初始值，开始倒计数动作。此时，定时信号B从低 电平切换为高电平。另外，开关52根据定时控制电路56的控制 成为接通状态，并向计数器5 4输出在该期间输入的时钟信号 CLK。计数器54根据所输入的时钟信号CLK进行倒计数动作。在 图5所记载的实施例中，计数器54将初始值设为"10"开始倒计数动作，并且输出高电平的计数控制信号CNT。计数器54在计数值成为"0"时输出低电平的计数控制信号CNT。此时，由于 时钟信号CLK的频率低于控制目标值，因此计数控制信号CNT 的高电平的期间与定时信号B的高电平的期间相比变长。误差检测电^各60根据NOT元件62和AND元件66的逻辑运 算结果，从定时信号B切换为低电平的时机开始直到计数控制 信号CNT切换为低电平的时机为止输出成为高电平的正侧误差 检测信号P C,根据N O T元件6 4和A N D元件6 8的逻辑运算结果输 出低电平的负侧误差检测信号NC。频率控制电路70根据正侧误 差检测信号P C和负侧误差检测信号NC进行控制使得控制信号 变高从而使振荡电路80输出的时钟信号CLK的频率变高。在本第二实施方式中，重复进行图4所示的时钟信号CLK 的频率高于设定值的情况下的控制动作、以及图5所示的时钟信 号CLK的频率低于设定值的情况下的控制动作，由此连续地输 出具有一定频率的时钟信号CLK。通过应用第二实施方式，不使用CPU而能够进行高精确度 的时钟信号的频率控制。因此，在装载有时钟生成控制电路50 的系统中可减轻CPU的负荷，防止对系统整体的动作造成影响， 并且即使是低频率也能够进行高精确度的时钟信号的频率控 制。在第二实施方式中，设为使用开关52以及计数器54对包含 在规定期间(1秒钟)的时钟信号C L K的脉冲数进行计数的结构， 但是本发明并不限于此。例如，可设为定时控制电路56向计数 器54输出复位信号RST和保持信号的结构，其中，上述保持信 号用于进行停止计数动作并保持计数值的控制。定时控制电路 56在计数结束之后输出上述保持信号，由此不使用开关52而能 够实施本发明。第二实施方式所记载的开关52和计数器54的动作是用于 实施本发明的一例，并不限于此。例如，不需要一定在即将开始计数之前进行计数器5 4的复位动作，也可以在不进行计数动 作的期间进行复位动作。另外，关于计数器54的复位动作，也 可以构成为在从计数结束开始经过规定的脉沖数的时间之后进 行复位。另外，在第二实施方式中，也可以设为将时钟信号CLK输 入到分频电路(省略图示)、计数器5 4对分频后的时钟信号C L K 的脉沖数进行计^:的结构。由此，计数器54可低速地进行动作， 不需要由高精确度的计数器构成计数器54,从而能够降低时钟 生成控制电路50或装载有该时钟生成控制电^各50的系统的成 本。在第二实施方式中，由电荷泵电路(CP)72和低通滤波器 (LPF)74构成频率控制电路70,但是这是用于实施本发明的一 例，并不限于此。例如，也可以i殳为^f吏用计凌t器对正侧误差枱r 测信号PC和负侧误差检测信号NC的高电平的期间进行计数、 并对计数值进行数字模拟变换而生成控制信号的结构。通过设 为上述结构，不需要使用电容器等部件，从而能够防止系统整 体规模的增大。在此记载了本发明的几个图示实施方式，但是本发明并不 限定于在此记载的各种较佳实施方式，还包含可由所谓的本领 域技术人员根据该公开理解的、具有同等的要素、修正、删除、 组合(例如跨越各种实施方式的特征的组合)、改进和/或变更的 某个和所有的实施方式。权利要求的限定事项应该根据在该权 利要求中使用的术语广泛地进行解释，不应该被限定于本说明 书或本申请的申^青过程中所记载的实施例，应该解释为像这样 的实施例是非排他的。例如，在该公开中，术语"较佳"是非排他的，意味着"较佳但并不是限定于此"。在该公开以及本申请的申请过程中，术语"本发明，，或"发明，，有时被用作提及该7>开范围内的一个或多个侧面。该本发明或发明之类的术语不应该不适当地-故解释为识别临界的术语，不应该不适当地一皮解释为应用于所有的侧面即所有的实施方式(即，必须理解为本 发明具有多个侧面以及实施方式)，不应该不适当地被解释为限定本申请乃至权利要求书。在该公开以及本申请的申请过程中，术语"实施方式，，用于记载任意的侧面、特征、工序或步骤、它们的任意组合、和/或它们的任意的部分等的情况。在几个实施例中，各种实施方式有时包含重复的特征。本申请根据美国专利法第119条的规定，请求2007年6月25 曰申请的日本国专利申请第2007-166702号、以及2007年7月5 曰申请的日本国专利申请第2007-177643号的优先权，其公开内 容作为参考完全按原样导入到本申请中。
权利要求
1.一种时钟生成电路，具备振荡电路，其输出与控制信号相应的时钟频率的时钟信号；计数器，其对上述振荡电路在规定期间内输出的上述时钟信号的脉冲数进行计数来生成计数值；减法电路，其将上述计数值与基于预先设定的时钟频率的设定值进行减法运算来生成差数据；控制信号校正电路，其根据上述差数据，校正上述控制信号的值，生成校正控制信号；以及数字-模拟变换电路，其将上述校正控制信号变换为模拟信号，将由该模拟信号构成的校正控制信号输出到上述振荡电路。
2. 根据权利要求l所述的时钟生成电路，其特征在于，还具备定时控制电路，该定时控制电路控制上述计数器的 计数动作，上述计数器根据上述定时控制电路的控制对上述规 定期间内的上述时钟信号的脉冲数进行计数。
3. 根据权利要求2所述的时钟生成电路，其特征在于， 还具备开关，该开关被连接在上述振荡电路与上述计数器之间，根据上述定时控制电路输出的定时信号对该开关进行接 通/断开控制，将在该开关接通期间输入的时钟信号输出到上述 计数器。
4. 根据权利要求3所述的时钟生成电路，其特征在于，上述定时控制电路控制上述计数器的计数动作的开始/结束。
5. 根据权利要求l所述的时钟生成电路，其特征在于， 还具备频率i殳定电路，该频率设定电路被连接在上述减法电路上，保存上述设定值，上述减法电路将上述计数值与保存在上述频率设定电路中 的上述设定值进行减法运算，生成上述差数据。
6. 根据权利要求l所述的时钟生成电路，其特征在于， 上述控制信号校正电路具备加法电路和寄存器，上述加法电路构成为将从上述减法电路输出的差数据与保 存在上述寄存器中的控制值相加而生成相加值，并且上述寄存器构成为暂时保存由上述加法电路生成的上述相 加值，将该相加值与保存在上述寄存器中的上述控制值相加而 生成上述校正控制信号。
7. 根据权利要求l所述的时钟生成电路，其特征在于， 上述振荡电路是具备电压控制振荡器的电路。
8. —种电子电^各系统，具备时钟生成电路、连接在该时钟 生成电路上的外围电路、以及控制上述外围电路的中央运算处 理电i 各，该电子电^各系统的特征在于，上述时钟生成电路具备振荡电路，其输出与控制信号相应的时钟频率的时钟信号；计数器，其对上述振荡电路在规定期间内输出的上述时钟信号的脉冲数进行计数来生成计数值；减法电路，其将上述计数值与基于预先设定的时钟频率的 设定值进行减法运算来生成差数据；控制信号校正电路，其根据上述差数据，校正上述控制信 号的值，生成校正控制信号；以及数字-模拟变换电路，其将上述校正控制信号变换为模拟信 号，将由该模拟信号构成的校正控制信号输出到上述振荡电路，钟信号的频率控制。
9. 一种时钟生成控制电路，被连接在输出与控制信号相应 的时钟频率的时钟信号的振荡电路、和生成上述控制信号的频 率控制电路上，上述时钟生成控制电路具备计数器，其对上述振荡电路在规定期间内输出的上述时钟 信号的脉冲数进行计数，在该计数值等于与上述时钟频率相应的设定值时，对计数控制信号的输出电平进行切换；以及误差检测电路，其检测表示上述规定期间的定时信号与上 述计数控制信号之间的定时的误差，输出误差检测信号， 上述频率控制电路根据上述误差检测信号生成上述控制信号。
10. 根据权利要求9所述的时钟生成控制电路，其特征在于， 还具备定时控制电路，该定时控制电路控制上述计数器的计数动作，并且向上述误差检测电路输出上述定时信号，上述计数器根据上述定时控制电路的控制开始进行上述时 钟信号的脉冲数的计数。
11. 根据权利要求9所述的时钟生成控制电路，其特征在于， 还具备频率设定电路，该频率设定电鴻^被连接在上述计数器上，保存上述设定值，上述计数器在上述计数值与上述设定值相等时输出上述计 数控制信号。
12. 根据权利要求ll所述的时钟生成控制电路，其特征在于，上述计数器将保存在上述频率设定电路中的上述设定值作 为初始值进行倒计数动作，在计数值为"0"时输出上述计数控 制信号。
13. 根据权利要求9所述的时钟生成控制电路，其特征在于， 上述振荡电路是具备电压控制振荡器的电路。
14. 根据权利要求10所述的时钟生成控制电路，其特征在于，还具备开关，该开关被连接在上述振荡电路与上述计数器 之间，根据上述定时控制电路输出的定时信号对该开关进行接 通/断开控制，将在该开关的接通期间输入的时钟信号输出到上 述计数器。
15. 根据权利要求10所述的时钟生成控制电路，其特征在于，上述定时控制电路控制上述计数器的计数动作的开始/结束。
16. 根据权利要求9所述的时钟生成控制电路，其特征在于， 上述频率控制电路根据从上述误差检测电路输出的上述误差检测信号生成对上述振荡电路生成的时钟频率进行控制的控 制信号，并输出到上述振荡电路。
17. 根据权利要求9所述的时钟生成控制电路，其特征在于， 上述频率控制电路具备电荷泵电路和低通滤波器。
18. —种电子电路系统，具备包含时钟生成控制电路的时 钟生成电路、被连接在该时钟生成电路上的外围电路、以及控 制上述外围电路的中央运算处理电路，上述时钟生成控制电路被连接在输出与控制信号相应的时 钟频率的时钟信号的振荡电路、和生成上述控制信号的频率控 制电路上，上述时钟生成控制电路具备计数器，其对上述振荡电路在规定期间内输出的上述时钟 信号的脉冲数进4亍计数，在该计数值等于与上述时钟频率相应 的设定值时，对计数控制信号的输出电平进行切换；以及误差检测电路，其检测表示上述规定期间的定时信号与上 述计数控制信号之间的定时的误差，输出误差检测信号，上述频率控制电路根据上述误差检测信号生成上述控制信号，上述时钟生成控制电路不使用上述中央运算处理电路而进 行时钟信号的频率控制。
全文摘要
提供一种时钟生成电路和时钟生成控制电路。根据一个较佳实施方式，时钟生成电路具备振荡电路，输出与控制信号相应的时钟频率的时钟信号；计数器，对振荡电路在规定期间内输出的时钟信号的脉冲数计数而生成计数值；减法电路，将上述计数值与基于预先设定的时钟频率的设定值相减而生成差数据；控制信号校正电路，根据差数据校正控制信号的值生成校正控制信号；数字-模拟变换电路，将校正控制信号变换为模拟信号，将由该模拟信号构成的校正控制信号输出到振荡电路。该时钟生成电路不使用中央运算处理电路而可抑制在锁相环系统中出现的由电阻、电容元件值等引起的电路规模或系统规模的增大。
文档编号H03L7/06GK101335520SQ20081012751
公开日2008年12月31日 申请日期2008年6月25日 优先权日2007年6月25日
发明者盐田仁 申请人:三洋电机株式会社;三洋半导体株式会社