电压准位转换电路的制作方法
【专利摘要】一种电压准位转换电路，包含：一个第一晶体管、一个第二晶体管、一个第三晶体管、一个第四晶体管、一个第五晶体管、一个第六晶体管、一个第七晶体管，及一个第八晶体管。通过设置该第六晶体管及该第七晶体管以提供等效高电阻，能弱化该第三晶体管及该第四晶体管的闩锁能力，使输入电压的压差处于较低准位时，电路仍可顺利转态，再搭配设置该第五晶体管及该第八晶体管以提供导通路径，可以缩短输出信号的上升或下降时间，在相同的转态时间需求下，本发明相较于先前技术的电压准位转换电路，可以缩小布局面积及减少动态电流消耗。
【专利说明】电压准位转换电路
【技术领域】
[0001]本发明涉及一种转换电路，特别是涉及一种电压准位转换电路。
【背景技术】
[0002]电压准位转换电路为目前电子电路中应用十分广泛的一种转换电路，用于将信号在不同电压准位间转换。
[0003]参阅图1，现有一种电压准位转换电路(图1使用N-Type的电压准位转换电路作为说明)包含一个第一晶体管Ml、一个第二晶体管M2、一个第三晶体管M3,及一个第四晶体管M4。
[0004]该第一晶体管Ml具有一个输出一个反相输出信号OUTB的第一端、一个电连接一个低准位电压VN的第二端，及一个接收一个输入信号IN的控制端。
[0005]该第二晶体管M2具有一个输出一个输出信号OUT的第一端、一个电连接该低准位电压VN的第二端，及一个接收一个反相输入信号INB的控制端。
[0006]该第三晶体管M3具有一个输出该反相输出信号OUTB的第一端、一个电连接一个高准位电压VP的第二端，及一个电连接该第二晶体管M2的第一端的控制端。
[0007]该第四晶体管M4具有一个输出该输出信号OUT的第一端、一个电连接该高准位电压VP的第二端，及一个电连接该第一晶体管Ml的第一端的控制端。
[0008]一般使用时，该电压准位转换电路用于将该输入信号IN及该反相输入信号INB转换为该输出信号OUT及该反相输出信号0UTB，其中，该输入信号IN及该反相输入信号INB为差分信号，且其电压位准差低于该输出信号OUT及该反相输出信号OUTB的电压位准差(该高准位电压VP及该低准位电压VN的电压位准差)。
[0009]第一晶体管Ml和第二晶体管M2为输入差分对(differential input pair),第三晶体管M3和第四晶体管M4则形成一个正反馈(positive feedback)机制,如同一个闩锁电路(latch circuit),或称为交叉f禹合对(cross-coupled pair),在电路运作时,第一晶体管Ml和第二晶体管M2必须要能提供足够的动态电流来解开此闩锁电路，才能使该输入信号IN、反相输入信号INB正常转换为该输出信号OUT、反相输出信号0UTB。
[0010]然而，当输入信号IN、反相输入信号INB的电压准位接近输入级晶体管(即第一晶体管Ml和第二晶体管M2)的临界电压(threshold voltage)时，会遭遇转态困难，而容易造成电路在静态时存在一个直流(DC)电流,导致电路漏电(leakage current)。
[0011]一般为了克服此问题，会通过增加输入级晶体管宽度(width)以提升输入级晶体管的动态电流，或是增加闩锁电路的晶体管(即第三晶体管M3和第四晶体管M4)通道长度(channel length)来降低闩锁电路的能力，但前者不仅增加功耗且会使布局面积变大而提升电路成本，后者对于输入级晶体管为N型金氧半场效晶体管(N typeMetal-Oxide-Semiconductor Field-Effect Transistor,缩写为 N-M0SFET)而言，会增加输出信号OUT、反相输出信号OUTB的上升时间(rising time)，对于输入级晶体管为P型金氧半场效晶体管(P-MOSFET)而言(如图2所示)，会增加输出信号OUT、反相输出信号OUTB的下降时间(falling time)，导致转态时间增加。
【发明内容】
[0012]本发明的目的在于提供一种能降低电路面积、节省成本及功耗的电压准位转换电路。
[0013]本发明电压准位转换电路，包含:一个第一输出端、一个第二输出端、一个第一晶体管、一个第二晶体管、一个第三晶体管，及一个第四晶体管。
[0014]该第一输出端及该第二输出端分别用于输出一个第一输出电压及一个与该第一输出电压互补的第二输出电压。
[0015]该第一晶体管包括一个电连接该第二输出端的第一端、一个电连接一个第一准位电压的第二端，及一个接收一个第一输入电压的控制端。
[0016]该第二晶体管包括一个电连接该第一输出端的第一端、一个电连接该第一准位电压的第二端，及一个接收一个第二输入电压的控制端，其中，该第二输入电压互补于该第一输入电压。
[0017]该第三晶体管包括一个电连接该第一晶体管的第一端的第一端、一个第二端，及一个电连接该第一输出端的控制端。
[0018]该第四晶体管包括一个电连接该第二晶体管的第一端的第一端、一个第二端，及一个电连接该第二输出端的控制端。
[0019]该电压准位转换电路还包含:一个第五晶体管、一个第六晶体管、一个第七晶体管，及一个第八晶体管。
[0020]该第五晶体管包括一个电连接该第三晶体管的第二端的第一端、一个电连接一个第二准位电压的第二端，及一个电连接该第二输出端的控制端。
[0021]该第六晶体管串接于该第二准位电压及该第二输出端间，用于提供等效高电阻。
[0022]该第七晶体管串接于该第二准位电压及该第一输出端间，用于提供等效高电阻。
[0023]该第八晶体管包括一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端的控制端。
[0024]本发明所述电压准位转换电路中，该第六晶体管包括:一个电连接该第三晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接一个偏压输入端的控制端，受控制以维持运作于饱和区。
[0025]该第七晶体管包括:一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该偏压输入端的控制端，受控制以维持运作于饱和区。
[0026]本发明所述电压准位转换电路中，该第一晶体管、该第二晶体管为N型金氧半场效晶体管；该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为P型金氧半场效晶体管。
[0027]本发明所述电压准位转换电路中，该第一晶体管、该第二晶体管为P型金氧半场效晶体管；该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为N型金氧半场效晶体管。
[0028]本发明所述电压准位转换电路中，该第六晶体管包括:一个电连接该第二输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接一个偏压输入端的控制端，受控制以维持运作于饱和区；
[0029]该第七晶体管包括:一个电连接该第一输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该偏压输入端的控制端，受控制以维持运作于饱和区。
[0030]本发明所述电压准位转换电路中，该第六晶体管包括:一个电连接该第三晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端且接收该第一输出电压的控制端；
[0031]该第七晶体管包括:一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第二输出端且接收该第二输出电压的控制端。
[0032]本发明所述电压准位转换电路中，该第一晶体管、该第二晶体管为N型金氧半场效晶体管；该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为P型金氧半场效晶体管。
[0033]本发明所述电压准位转换电路中，该第一晶体管、该第二晶体管为P型金氧半场效晶体管；该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为N型金氧半场效晶体管。
[0034]本发明所述电压准位转换电路中，该第六晶体管包括:一个电连接该第二输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端且接收该第一输出电压的控制端；
[0035]该第七晶体管包括:一个电连接该第一输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第二输出端且接收该第二输出电压的控制端。
[0036]本发明的有益效果在于:通过该第六晶体管及该第七晶体管提供等效高电阻，当该第一输入电压及该第二输入电压的压差处于较低准位时，电路仍可正常转态，再搭配设置该第五晶体管及该第八晶体管，能缩短该第一输出电压及该第二输出电压的上升下降时间，具有降低电路面积、节省成本及功耗的功效。
【专利附图】
【附图说明】
[0037]图1是现有一种电压准位转换电路的电路图；
[0038]图2是现有该电压准位转换电路的另一个形态的电路图；
[0039]图3是本发明电压准位转换电路的一个第一较佳实施例的电路图；
[0040]图4是该第一较佳实施例的另一个形态；
[0041 ]图5是该第一较佳实施例的第三形态；
[0042]图6是本发明电压准位转换电路的一个第二较佳实施例的电路图；
[0043]图7是该第二较佳实施例的另一个形态；及
[0044]图8是该第二较佳实施例的第三形态。
【具体实施方式】
[0045]下面结合附图及实施例对本发明进行详细说明:
[0046]参阅图3，本发明电压准位转换电路的第一较佳实施例包含一个第一输出端OUT及一个第二输出端OUTB、一个第一晶体管Ml、一个第二晶体管M2、一个第三晶体管M3、一个第四晶体管M4、一个第五晶体管M5、一个第六晶体管M6、一个第七晶体管M7、一个第八晶体管M8,及一个偏压输入端Vbias。
[0047]该第一输出端OUT及该第二输出端OUTB分别用于输出一个第一输出电压及一个与该第一输出电压互补的第二输出电压。
[0048]该第一晶体管Ml包括一个电连接该第二输出端OUTB的第一端、一个电连接一个第一准位电压Vl的第二端，及一个接收一个第一输入电压VIN的控制端。
[0049]该第二晶体管M2包括一个电连接该第一输出端OUT的第一端、一个电连接该第一准位电压Vl的第二端，及一个接收一个第二输入电压VINB的控制端，其中，该第二输入电压VINB互补于该第一输入电压VIN,且其电压位准差低于该第一输出电压及该第二输出电压间的电压位准差。
[0050]该第三晶体管M3包括一个电连接该第一晶体管Ml的第一端及该第二输出端OUTB的第一端、一个第二端，及一个电连接该第一输出端OUT的控制端。
[0051]该第四晶体管M4包括一个电连接该第二晶体管M2的第一端及该第一输出端OUT的第一端、一个第二端，及一个电连接该第二输出端OUTB的控制端。
[0052]该第五晶体管M5包括一个电连接该第三晶体管M3的第二端的第一端、一个电连接一个第二准位电压V2的第二端，及一个电连接该第二输出端OUTB的控制端。
[0053]该第六晶体管M6串接于该第二准位电压V2及该第二输出端OUTB间，用于提供等效高电阻，该第六晶体管M6包括:一个电连接该第三晶体管M3的第二端的第一端、一个电连接该第二准位电压V2的第二端,及一个电连接一个偏压输入端Vbias的控制端,受控制以维持运作于饱和区(Saturat1n reg1n)。
[0054]该第七晶体管M7串接于该第二准位电压V2及该第一输出端OUT间，用于提供等效高电阻，该第七晶体管M7包括:一个电连接该第四晶体管M4的第二端的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接该偏压输入端Vbias的控制端，受控制以维持运作于饱和区。
[0055]该第八晶体管M8包括一个电连接该第四晶体管M4的第二端的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接该第一输出端OUT的控制端。
[0056]在本实施例中，该第一晶体管Ml、该第二晶体管M2为N型金氧半场效晶体管(Ntype Metal-Oxide-Semiconductor Field-Effect Transistor,缩写为 N-M0SFET),该第三晶体管M3、该第四晶体管M4、该第五晶体管M5、该第六晶体管M6、该第七晶体管M7、该第八晶体管M8为P型金氧半场效晶体管(P-MOSFET)，且该第二准位电压V2高于该第一准位电压VI，但不限于此。
[0057]一般使用时，该第一晶体管Ml及该第二晶体管M2的控制端分别接收该第一输入电压VIN及该第二输入电压VINB，再经由该第一输出端OUT及该第二输出端OUTB输出电压位准差较高的该第一输出电压及该第二输出电压，由于电压准位转换电路的电压准位转换运作方式为此业界所熟悉的内容，在此不赘述。
[0058]其中，该第一晶体管Ml及该第二晶体管M2为输入差分对(differential inputpair),该第三晶体管M3及该第四晶体管M4则形成一个正反馈(positive feedback)机制，可视为一个R锁电路(latch circuit),或称为交叉f禹合对(cross-coupled pair)。
[0059]当电路转态期间(即该第一输入电压VIN、该第二输入电压VINB由相对低准位电压转高准位电压，或由相对高准位电压转低准位电压时)，通过该偏压输入端Vbias提供偏压使该第六晶体管M6及该第七晶体管M7操作在饱和区，此时该第六晶体管M6及该第七晶体管M7会分别等效于一个串接于该第二准位电压V2与第三晶体管M3、该第四晶体管M4间的等效高电阻(即小信号等效输出电阻ro)，如此可弱化该第三晶体管M3及该第四晶体管M4的闩锁能力，使该第一输出电压及该第二输出电压可以较容易转态。
[0060]当该第六晶体管M6及该第七晶体管M7的等效电阻值愈高时，该第三晶体管M3及该第四晶体管M4的闩锁能力就愈被弱化，因此该第一晶体管Ml及该第二晶体管M2不需要提供较大的动态电流，即能使该第一输出电压及该第二输出电压轻易转态。
[0061]然而该第三晶体管M3及该第四晶体管M4的闩锁能力越弱，就会导致该第一输出电压及该第二输出电压的上升时间(rising time)增加，因此设置该第五晶体管M5及该第八晶体管M8以缩短该第一输出电压及该第二输出电压的上升时间。
[0062]在电路转态期间，当第一输入电压VIN是由相对低准位电压转高准位电压(此时该第二输入电压VINB由相对高准位电压转低准位电压)，在该第一晶体管Ml为导通状态时，通过该第八晶体管M8的路径能加速该第一输出电压的上升时间；当第一输入电压VIN是由相对高准位电压转低准位电压(此时该第二输入电压VINB由相对低准位电压转高准位电压)，在该第二晶体管M2为导通状态时，通过该第五晶体管M5的路径则能加速该第二输出电压的上升时间。
[0063]经由以上的说明，可将本实施例的优点归纳如下:
[0064]通过设置该第六晶体管M6及该第七晶体管M7以作为串接于该第二准位电压V2与第三晶体管M3、该第四晶体管M4间的等效高电阻，能弱化该第三晶体管M3及该第四晶体管M4的闩锁能力，使该第一输出电压及该第二输出电压可以较容易转态，再搭配设置该第五晶体管M5及该第八晶体管M8以提供导通路径，可以缩短该第一输出电压及该第二输出电压的上升时间，所以即使在该第一输入电压VIN及该第二输入电压VINB的电压准位接近该第一晶体管Ml及该第二晶体管M2的临界电压(threshold voltage)时，该第一输出电压及该第二输出电压仍然可以顺利转态。
[0065]当该第一输入电压VIN及该第二输入电压VINB的压差(| VIN-VINB | )处于较低准位时，相较于现有的电压准位转换电路，本实施例在相同的转态时间需求下，可以缩小布局(layout)面积且不需消耗较多的动态电流，因此适于应用在液晶显示器(LiquidCrystal Display，缩写为IXD)的驱动电路中，可大幅降低芯片面积、节省成本及功耗。
[0066]参阅图4，为该第一较佳实施例的另一个形态，此形态与该第一较佳实施例的差异在于:
[0067]该第一晶体管Ml、该第二晶体管M2为P型金氧半场效晶体管，该第三晶体管M3、该第四晶体管M4、该第五晶体管M5、该第六晶体管M6、该第七晶体管M7、该第八晶体管M8为N型金氧半场效晶体管，且该第一准位电压Vl高于该第二准位电压V2。
[0068]其中，该第一晶体管Ml及该第二晶体管M2为输入差分对，该第三晶体管M3及该第四晶体管M4则形成一个正反馈机制，能视为一个闩锁电路。
[0069]当电路转态期间，该偏压输入端Vbias所提供的偏压会使该第六晶体管M6及该第七晶体管M7操作在饱和区，以弱化该第三晶体管M3及该第四晶体管M4的闩锁能力，使该第一输出电压及该第二输出电压可以较容易转态，再搭配该第五晶体管M5及该第八晶体管M8提供导通路径，可以缩短该第一输出电压及该第二输出电压的下降时间(fallingtime)，由于电路原理类似于上述，所以在此不再赘言。
[0070]如此，此形态也能达到与上述第一较佳实施例相同的目的与功效。
[0071]参阅图5，为该第一较佳实施例的第三形态，此形态与该第一较佳实施例的差异在于:
[0072]该第六晶体管M6包括:一个电连接该第二输出端OUTB的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接一个偏压输入端Vbias的控制端，受控制以维持运作于饱和区。
[0073]该第七晶体管M7包括:一个电连接该第一输出端OUT的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接该偏压输入端Vbias的控制端，受控制以维持运作于饱和区。
[0074]此形态也能达到与上述第一较佳实施例相同的目的与功效，由于电路原理类似于上述，在此不再赘言。
[0075]参阅图6，为本发明电压准位转换电路的一个第二较佳实施例，该第二较佳实施例是类似于该第一较佳实施例，该第二较佳实施例与该第一较佳实施例的差异在于:
[0076]该第六晶体管M6包括:一个电连接该第三晶体管M3的第二端的第一端、一个电连接该第二准位电压V2的第二端,及一个电连接该第一输出端OUT且接收该第一输出电压的控制端。
[0077]该第七晶体管M7包括:一个电连接该第四晶体管M4的第二端的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接该第二输出端OUTB且接收该第二输出电压的控制端。
[0078]在本实施例中，该第一晶体管Ml、该第二晶体管M2为N型金氧半场效晶体管，该第三晶体管M3、该第四晶体管M4、该第五晶体管M5、该第六晶体管M6、该第七晶体管M7、该第八晶体管M8为P型金氧半场效晶体管，且该第二准位电压V2高于该第一准位电压Vl，但不限于此。
[0079]该第一晶体管Ml及该第二晶体管M2为输入差分对，该第三晶体管M3及该第四晶体管M4则形成一个正反馈机制，可视为一个闩锁电路。
[0080]当电路转态期间，该第一输出电压及该第二输出电压会使该第六晶体管M6及该第七晶体管M7操作在三级管区(tr1de reg1n),此时该第六晶体管M6及该第七晶体管M7会分别等效于一个串接于该第二准位电压V2与第三晶体管M3、该第四晶体管M4间的线性电阻(即晶体管漏极端与源极端间的线性电阻Ron，但三级管区的电阻表现会略逊于饱和区的电阻表现)，如此能弱化该第三晶体管M3及该第四晶体管M4的闩锁能力，使该第一输出电压及该第二输出电压可以较容易转态，并能降低该第一晶体管Ml及该第二晶体管M2所需提供的动态电流。
[0081]搭配设置该第五晶体管M5及该第八晶体管M8以提供导通路径，即能缩短该第一输出电压及该第二输出电压的上升时间，由于电路原理类似于上述，所以在此不再赘言。
[0082]如此，该第二较佳实施例也能达到与上述第一较佳实施例相同的目的与功效。
[0083]参阅图7，为该第二较佳实施例的另一个形态，此形态与该第二较佳实施例的差异在于:
[0084]该第一晶体管Ml、该第二晶体管M2为P型金氧半场效晶体管，该第三晶体管M3、该第四晶体管M4、该第五晶体管M5、该第六晶体管M6、该第七晶体管M7、该第八晶体管M8为N型金氧半场效晶体管，且该第一准位电压Vl高于该第二准位电压V2，但不限于此。
[0085]其中，该第一晶体管Ml及该第二晶体管M2为输入差分对，该第三晶体管M3及该第四晶体管M4形成一个正反馈机制，能视为一个闩锁电路。
[0086]当电路转态期间，该第一输出电压及该第二输出电压会使该第六晶体管M6及该第七晶体管M7操作在三级管区以作为等效于一个串接于该第二准位电压V2与第三晶体管M3、该第四晶体管M4间的线性电阻，如此能弱化该第三晶体管M3及该第四晶体管M4的闩锁能力，使该第一输出电压及该第二输出电压可以较容易转态，再搭配该第五晶体管M5及该第八晶体管M8提供导通路径，可以缩短该第一输出电压及该第二输出电压的下降时间，由于电路原理类似于上述，所以在此不再赘言。
[0087]如此，此形态也能达到与上述第一较佳实施例相同的目的与功效。
[0088]参阅图8，为该第二较佳实施例的第三形态，此形态与该第二较佳实施例的差异在于:
[0089]该第六晶体管M6包括:一个电连接该第二输出端OUTB的第一端、一个电连接该第二准位电压V2的第二端,及一个电连接该第一输出端OUT且接收该第一输出电压的控制端。
[0090]该第七晶体管M7包括:一个电连接该第一输出端OUT的第一端、一个电连接该第二准位电压V2的第二端，及一个电连接该第二输出端OUTB且接收该第二输出电压的控制端。
[0091]此形态也能达到与上述第二较佳实施例相同的目的与功效，由于电路原理类似于上述，在此不再赘言。
[0092]综上所述，本发明能降低电路面积、节省成本及功耗，所以确实能达成本发明的目的。
[0093]以上仅就本发明的具体构造实施例加予说明，在无违本发明的构造与精神下，凡精于本【技术领域】的人士，尚可做种种的变化与修饰，诸此变化与修饰尚视为涵盖在本案下列申请专利范围内。
【权利要求】
1.一种电压准位转换电路，包含:一个第一输出端、一个第二输出端、一个第一晶体管、一个第二晶体管、一个第三晶体管，及一个第四晶体管； 该第一输出端及该第二输出端分别用于输出一个第一输出电压及一个与该第一输出电压互补的第二输出电压； 该第一晶体管包括一个电连接该第二输出端的第一端、一个电连接一个第一准位电压的第二端，及一个接收一个第一输入电压的控制端； 该第二晶体管包括一个电连接该第一输出端的第一端、一个电连接该第一准位电压的第二端，及一个接收一个第二输入电压的控制端，其中，该第二输入电压互补于该第一输入电压； 该第三晶体管包括一个电连接该第一晶体管的第一端的第一端、一个第二端，及一个电连接该第一输出端的控制端； 该第四晶体管包括一个电连接该第二晶体管的第一端的第一端、一个第二端，及一个电连接该第二输出端的控制端； 其特征在于: 该电压准位转换电路还包含:一个第五晶体管、一个第六晶体管、一个第七晶体管，及一个第八晶体管； 该第五晶体管包括一个电连接该第三晶体管的第二端的第一端、一个电连接一个第二准位电压的第二端，及一个电连接该第二输出端的控制端； 该第六晶体管串接于该第二准位电压及该第二输出端间，用于提供等效高电阻；该第七晶体管串接于该第二准位电压及该第一输出端间，用于提供等效高电阻；该第八晶体管包括一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端的控制端。
2.如权利要求1所述的电压准位转换电路，其特征在于: 该第六晶体管包括:一个电连接该第三晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接一个偏压输入端的控制端，受控制以维持运作于饱和区； 该第七晶体管包括:一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该偏压输入端的控制端，受控制以维持运作于饱和区。
3.如权利要求2所述的电压准位转换电路，其特征在于: 该第一晶体管、该第二晶体管为N型金氧半场效晶体管； 该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为P型金氧半场效晶体管。
4.如权利要求2所述的电压准位转换电路，其特征在于: 该第一晶体管、该第二晶体管为P型金氧半场效晶体管； 该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为N型金氧半场效晶体管。
5.如权利要求1所述的电压准位转换电路，其特征在于: 该第六晶体管包括:一个电连接该第二输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接一个偏压输入端的控制端，受控制以维持运作于饱和区； 该第七晶体管包括:一个电连接该第一输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该偏压输入端的控制端，受控制以维持运作于饱和区。
6.如权利要求1所述的电压准位转换电路，其特征在于: 该第六晶体管包括:一个电连接该第三晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端且接收该第一输出电压的控制端； 该第七晶体管包括:一个电连接该第四晶体管的第二端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第二输出端且接收该第二输出电压的控制端。
7.如权利要求6所述的电压准位转换电路，其特征在于: 该第一晶体管、该第二晶体管为N型金氧半场效晶体管； 该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为P型金氧半场效晶体管。
8.如权利要求6所述的电压准位转换电路，其特征在于: 该第一晶体管、该第二晶体管为P型金氧半场效晶体管； 该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管、该第八晶体管为N型金氧半场效晶体管。
9.如权利要求1所述的电压准位转换电路，其特征在于: 该第六晶体管包括:一个电连接该第二输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第一输出端且接收该第一输出电压的控制端； 该第七晶体管包括:一个电连接该第一输出端的第一端、一个电连接该第二准位电压的第二端，及一个电连接该第二输出端且接收该第二输出电压的控制端。
【文档编号】H03K19/0175GK104348472SQ201410234318
【公开日】2015年2月11日 申请日期:2014年5月29日 优先权日:2013年7月29日
【发明者】杨家睿, 叶松铫 申请人:奕力科技股份有限公司