信号调制电路的制作方法

信号调制电路的制作方法
【专利摘要】信号调制电路。提供了一种可以实时修正输出状态并且可靠地调制输入信号以输出经调制的信号的调制电路。该信号调制电路包括减法器、积分器、斩波电路、分频器、以及D型触发器。三角积分调制电路的延迟电路没有被设置至反馈电路，而是信号在所述D型触发器中被延迟和量化。所述斩波电路按与时钟信号同步的定时插入零电平，使得执行脉冲密度调制。
【专利说明】信号调制电路

【技术领域】
[0001]本发明涉及信号调制电路，并且具体地说，涉及用于执行三角积分调制的电路。

【背景技术】
[0002]常规地，三角积分调制(Λ Σ调制)被用于开关放大器等中。三角积分调制器具有减法器、积分器、量化器、以及量化误差反馈电路。
[0003]图17例示了三角积分调制电路的基本构造。减法器16计算输入信号与反馈信号之间的差，而积分器10积分该差信号。积分信号通过量化器14量化并且例如输出为一位(=双态)信号。该量化误差经由延迟装置12反馈。
[0004]JP2007-312258A公开了一种三角积分调制电路，其包括积分器组、加法器组、量化器、以及脉冲宽度舍入(round-up)电路，并且还公开了将信号转换成与采样时钟同步的一位信号以输出。另外，JP2007-312258A公开了将D型触发器用作量化器。JP2012-527187W还公开了一种三角积分调制电路。
[0005]在图17所示构造中，延迟装置12被设置至反馈路径，以使执行噪声整形。然而，同时，该构造具有反馈路径中的延迟装置12不能实时修正输出状态的问题，或者在延迟装置中生成的失真/噪声分量上未执行噪声整形并且该失真/噪声分量被直接输出的问题。
[0006]而且，当三角积分调制电路被用于一位音频放大器时，脉冲宽度调制(PWM)和脉冲密度调制(PDM)被用作用于将输入信号调制成一位数字信号的系统。当使用适于其中输入信号用脉冲的密度或频率来表达的情况的PDM时，按预定定时插入零电平，以使保持脉冲宽度，并且输入信号的电平需要被可靠地调制到该脉冲的频率。


【发明内容】

[0007]本发明的一个目的是提供这样一种电路，S卩，其可以实时修正输出状态，可以减小延迟装置中的失真/噪声分量的影响，并且可以可靠地调制输入信号以输出经调制信号。
[0008]本发明提供了一种信号调制电路，所述信号调制电路用于与时钟信号同步地对输入信号执行三角积分调制，以输出经调制的信号，所述信号调制电路包括:减法器，其用于计算所述输入信号与反馈信号之间的差；积分器，其用于对来自所述减法器的输出信号积分；零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到通过所述积分器积分的信号中；量化器，其用于延迟从所述零电平插入电路输出的信号，并且量化经延迟的信号；以及反馈电路，其用于将通过所述量化器量化的信号负性地反馈至所述输入信号。
[0009]在本发明中，不同于传统三角积分调制电路，未将延迟电路设置至用于负性地反馈所述量化器的输出信号的反馈电路，而是在所述积分器与所述量化器之间设置了延迟功能。由此，输出状态可以实时修正。将零电平(零电压)按与时钟信号同步的定时插入到通过所述积分器积分的信号中，以使可以在输入信号上可靠地执行脉冲密度调制(PDM)。
[0010]而且，本发明提供了一种信号调制电路，所述信号调制电路用于与时钟信号同步地对输入信号执行三角积分调制，以输出经调制的信号，所述信号调制电路包括:减法器，其用于计算所述输入信号与反馈信号之间的差；积分器，其用于对来自所述减法器的输出信号积分；反相电路，其用于将通过所述积分器积分的信号反相；第一偏置电压施加电路，其用于向通过所述积分器积分的信号施加偏置电压；第二偏置电压施加电路，其用于向通过所述反相电路反相的信号施加偏置电压；第一零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到从所述第一偏置电压施加电路输出的信号中；第二零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到从所述第二偏置电压施加电路输出的信号中；第一量化器，其用于延迟从所述第一零电平插入电路输出的信号，并且量化经延迟的信号；第二量化器，其用于延迟从所述第二零电平插入电路输出的信号，并且量化经延迟的信号；脉冲合成电路，其用于合成从所述第一量化器输出的信号与从所述第二量化器输出的信号；以及反馈电路，其用于将通过所述脉冲合成电路合成的信号负性地反馈至所述输入信号。
[0011]在本发明中，所述积分器、所述第一偏置电压施加电路、第一零电平插入电路、以及所述第一量化器构成一个处理系统，以生成+1和O的双态信号。所述积分器、所述反相电路、所述第二偏置电压施加电路、第二零电平插入电路、以及所述第二量化器构成另一处理系统，以生成-1和O的双态信号。所述脉冲合成电路合成这些信号以生成+1、0、以及-1的三态信号。所述减法器在要反馈的信号相对于输入信号具有正相位时被使用。当要反馈的信号具有与输入信号的相位相反的相位时，可以使用加法器来代替所述减法器。
[0012]在本发明中，所述信号调制电路还包括信号检测器，所述信号检测器用于检测输入信号，其中，所述第一偏置电压施加电路和所述第二偏置电压施加电路在所述信号检测器检测到所述输入信号时施加相对较小的偏置电压，而在所述信号检测器未检测到所述输入信号时施加相对较大的偏置电压。
[0013]在本发明另一实施方式中，提供了一种生成电路，其用于生成如下的信号，S卩，该信号用于按包括正电流导通状态、负电流导通状态、以及断开状态的三重导通状态，选择性地驱动连接至单个电源的扬声器。
[0014]在本发明又一实施方式中，所述扬声器的一端连接至彼此串联连接的第一开关和第二开关之间的连接节点，而另一端连接至彼此串联连接的第三开关和第四开关之间的连接节点，所述第一开关和所述第三开关连接至所述单个电源的正极侧，而所述第二开关和所述第四开关连接至所述单个电源的负极侧，并且所述生成电路执行以下操作:基于从所述第一量化器输出的所述信号和从所述第二量化器输出的所述信号，生成用于接通所述第一开关并且断开所述第二开关的开关信号，和用于断开所述第三开关并且接通所述第四开关的开关信号，从而按所述正电流导通状态来驱动所述扬声器；生成用于断开所述第一开关并且接通所述第二开关的开关信号，和用于接通所述第三开关并且断开所述第四开关的开关信号，从而按所述负电流导通状态来驱动所述扬声器；以及生成用于断开所述第一开关和所述第三开关并且接通所述第二开关和所述第四开关的开关信号，或者生成用于断开所述第二开关和所述第四开关并且接通所述第一开关和所述第三开关的开关信号，从而关闭所述扬声器。
[0015]根据本发明又一实施方式，所述零电平插入电路包括:分频器，其用于对所述时钟信号进行分频；以及斩波电路，其根据被所述分频器分频后的所述时钟信号来操作。
[0016]根据本发明又一实施方式，所述量化器由D型触发器构成。
[0017]根据本发明，可以实时修正输出状态，并且可以减小所述延迟装置中的失真/噪声分量的影响，而且输入信号可以被可靠地调制以被输出。另外，根据本发明，可以生成+1、
O、以及-1的三态信号。而且，根据本发明，连接至所述单个电源的所述扬声器可以按三态驱动。

【专利附图】

【附图说明】
[0018]图1是根据第一实施方式的构造框图；
[0019]图2是根据第一实施方式的电路构造图；
[0020]图3是根据第一实施方式的定时图；
[0021]图4是根据第一实施方式的定时图；
[0022]图5A至5F是示意性地例示常规情况下和在第一实施方式中产生的失真的图；
[0023]图6是根据第二实施方式的构造框图；
[0024]图7A至7C是根据第二实施方式的定时图；
[0025]图8A和8B是例示根据第二实施方式的波形的说明图；
[0026]图9A和9B是例示根据第二实施方式的偏压生成电路的构造图；
[0027]图10是根据第三实施方式的构造框图；
[0028]图11是根据第三实施方式的电路构造图；
[0029]图12A至12D是根据第三实施方式的定时图；
[0030]图13是根据第四实施方式的构造框图；
[0031]图14是三态波形的说明图；
[0032]图15A至I?是皆例示根据第四实施方式的扬声器驱动状态的说明图；
[0033]图16是根据第四实施方式的电路构造图；
[0034]图17是常规技术的构造框图；以及
[0035]图18是根据又一实施方式的电路构造图。

【具体实施方式】
[0036]下面，参照附图，对本发明的实施方式进行描述。
[0037]<第一实施方式>
[0038]图1例示了根据第一实施方式的信号调制电路的基本构造。根据该实施方式的信号调制电路针对输入信号执行三角积分调制，并且包括:减法器16、积分器10、延迟装置
12、以及量化器14。
[0039]图1所示电路与图17所示电路相比较。在根据该实施方式的电路中，延迟装置12未存在于反馈路径上，而是设置在量化器14的前级处，即，积分器10与量化器14之间。因此，在根据该实施方式的电路中，可以实时修正输出状态。
[0040]根据该实施方式的延迟装置12具有不仅用于延迟输入信号而且将零电平插入到输入信号中的功能，而且这实现了更加可靠的脉冲密度调制。使用用于将零电平插入到输入信号中的任何电路，但其例如可以通过一端接地的斩波电路来构造。而且，延迟功能和量化功能可以通过D型触发器来构造。而且，减法器16被用于其中要反馈的信号相对于输入信号具有正相位的情况。对于其中要反馈的信号具有与输入信号的相位相反的相位的情况来说，可以使用加法器来代替减法器16。
[0041]图2例示了根据该实施方式的具体电路构造。该电路包括:构成积分器的放大器
20、斩波电路22、1/2分频器24、D型触发器26、以及反相器28。
[0042]斩波电路22通过开关构造，该开关的一端连接至放大器20的输出端而另一端接地。该开关的切换根据来自1/2分频器24的输出信号控制。来自斩波电路22的输出信号被提供给D型触发器26的D端子。
[0043]该1/2分频器24是用于接收时钟信号并且将该时钟信号的频率分频成1/2的电路。该1/2分频器24将时钟信号的频率分频并且控制斩波电路22的开关。因此，斩波电路22的开关按时钟信号的两倍长的周期接通/断开。在该开关接通时的定时，放大器20的输出端因其经由开关接地而处于零电平。因此，斩波电路22充任用于将零电平插入到D型触发器26的输入信号中的电路。
[0044]将作为来自放大器20的输出信号并且如上所述在斩波电路22中与时钟信号同步地插入了零电平的信号提供给D型触发器26的D端子。而且，通过反相器28反相的时钟信号被提供给D型触发器26的时钟端子。D型触发器26在输入时钟信号的上升沿输出信号。因此，在这个实施方式中，该信号在反相的时钟信号的上升沿输出。
[0045]图3是图2中的电路的定时图。图3是针对其中输入正信号的情况的定时图。图3从顶部起例示了时钟信号(CLK)的波形(3A)、该时钟信号的1/2分频信号的波形(3B)、该时钟信号的反相信号的波形(3C)、要被提供给D型触发器26的D端子的信号的波形(3D)、以及要从D型触发器26的Q输出端子输出的信号的波形(3E)。
[0046]因为斩波电路22按该时钟信号的1/2分频信号的定时接通，所以要提供给D型触发器26的D端子的信号与该时钟信号的1/2分频信号同步，以使处于零电平。该信号与该时钟信号的反相信号同步，并且延迟至该时钟信号的反相信号的上升沿的定时以输出。按上述方式，图2中的电路针对输入信号执行积分、插入零电平、延迟、以及量化。即，斩波电路22和D型触发器26实现零电平、延迟、以及量化，以使在不将延迟装置插入到反馈路径中的情况下实现噪声整形。而且，一旦处于该时钟信号的定时，斩波电路22总是输出该零电平。
[0047]图4是例示图2中的电路的另一定时图。图4是其中输入负信号的情况下的定时图。图4从顶部起例示了时钟信号(CLK)的波形(4A)、该时钟信号的1/2分频信号的波形(4B)、该时钟信号的反相信号的波形(4C)、要被提供给D型触发器26的D端子的信号的波形(4D)、以及要从D型触发器26的Q输出端子输出的信号的波形(4E)。要被提供给D型触发器26的D端子的信号保持在零电平，而且输出信号也保持在零电平。
[0048]在这个实施方式中，因为斩波电路22插入了零电平，所以不顺序地输出1，作为从构成积分器的放大器20输出并且提供给D型触发器26的信号。由此,抑制了三态信号输出的情况下的信号失真。
[0049]图5A至5F是示意性地例示在其中信号宽度如在常规技术中持续的情况和其中信号宽度在该实施方式通过插入零电平而变得恒定的情况下按不同信号电平产生的失真的图。
[0050]构成积分器的放大器20中的积分是输入信号V与时间t相乘，并且面积(area)V.t决定信号质量。当针对连接信号的情况，在信号电平I时的除了边缘以外的其它面积用Vt指示而边缘部分的面积用Vt/ΙΟΟΟ指示时，积分值如图5A、5B、以及5C所示，
[0051]信号电平I 为:Vt+0.002Vt = 1.002Vt,
[0052]信号电平10 为:10Vt+0.002Vt = 10.002Vt,以及
[0053]信号电平100 为:100Vt+0.002Vt = 100.002Vt。
[0054]另一方面，当信号宽度如在该实施方式中恒定时，该积分值如图?、5Ε、以及5F所示，
[0055]信号电平I 为:Vt+0.002Vt = 1.002Vt,
[0056]信号电平10 为:(Vt+0.002Vt) X 10 = 10.02Vt,以及
[0057]信号电平100 为:(Vt+0.002Vt) X 100 = 100.20Vt。
[0058]如果该信号按这种方式连接，则边缘面积与信号电平的比率波动为非线性形状，而如果幅度恒定，则边缘面积与信号电平的比率不波动，并由此保持线性。
[0059]<第二实施方式>
[0060]近年来便携式装置的扩散和针对节能的要求需要进一步提升D类放大器的效率。因为一般D类放大器利用具有正电压和负电压的两个信号的平均值来表达电平，所以至于作为零电平的无信号状态，正电压和负电压按50 %的占空比表达。即，对于D类放大器按双态信号实现的情况来说，在无信号时间也出现切换交叉(switching cross),并由此需要改进切换交叉。然而，双态信号难以生成其中切换在无信号状态不被执行的状态。
[0061]因此，第二实施方式描述了这样一种构造，其中，在使用第一实施方式中的构造的同时，生成三态PDM信号+1、0、以及-1，以使生成其中切换在无信号时间不被执行的状态。
[0062]图6例示了根据该实施方式的电路构造。根据该实施方式的电路包括:减法器16、积分器20、偏压生成电路30、斩波电路22、以及D型触发器(DFF) 26，并且还包括:反相电路21、偏压生成电路31、斩波电路23、D型触发器(DFF) 27、以及脉冲合成电路32。
[0063]减法器16、积分器20、斩波电路22、以及D型触发器26具有和第一实施方式中的构造相同的构造。积分器20执行积分，斩波电路22与时钟信号同步地插入零电平(零电压)，执行延迟和量化，以生成并输出一位数字信号。
[0064]偏压生成电路30设置在积分器20与斩波电路22之间，并且调节以增加从积分器20输出的信号的电平。
[0065]反相电路21是用于反转从积分器20输出的信号的相位的电路，并且将反相信号输出至偏压生成电路31。
[0066]偏压生成电路31与偏压生成电路30类似地调节以增加反相信号的电平，以将该信号输出至斩波电路23。偏压生成电路31中的偏压量等于偏压生成电路30中的偏压量。
[0067]与斩波电路22和D型触发器26类似地，斩波电路23和D型触发器27与输入信号的时钟同步地插入零电平(零电压)，并且执行延迟，以生成并输出一位数字信号。
[0068]脉冲合成电路32合成来自D型触发器26的一位数字信号与来自D型触发器27的一位数字信号，以输出合成信号。因为D型触发器26将输入信号转换成一位数字信号，以输出所转换信号，所以该信号是+1和O的双态信号。另一方面，因为D型触发器27将通过由反相电路21反相输入信号而获取的反相信号转换成一位数字信号，以输出该信号，所以该信号是-1和O的双态信号。脉冲合成电路32合成这两个双态信号，并且生成+1、0、以及-1的三态PDM信号，以输出该信号。来自脉冲合成电路32的输出信号被反馈给减法器
16。
[0069]图7Α至7C例示了脉冲合成电路32中的脉冲合成。图7A例示了 D型触发器26的输出信号波形，而图7B例示了 D型触发器27的输出信号波形。图7C例示了通过在脉冲合成电路32中的合成而获取的输出信号波形。两个一位数字信号被合成，使得输出+1、0、以及-1的三态信号。可以合成两个一位数字信号的任何电路构造都可以被用作脉冲合成电路32。作为一个示例，该电路可以被构造成包括开关组，该开关组具有第一电位、第二电位、以及作为第一电位与第二电位之间的中点并且是基准电压的第三电位，并且该开关组的输出被固定至第一电位、第二电位、以及第三电位，而且该开关组的通/断根据来自D型触发器26的输出信号和来自D型触发器27的输出信号控制，使得选择性地输出第一电位、第二电位、以及第三电位中的任一个。
[0070]图8A和8B例示了输入信号波形和来自脉冲合成电路32的输出信号波形。图8A例示了输入信号波形，而图8B例示了输出信号波形。当生成具有+信号波形和-信号波形的信号时，该信号被转换成具有+1和-1的脉冲，并且它们的电平用脉冲密度表达。在无信号时间，如图SB中所示，+1脉冲和-1脉冲都不生成，并且不执行切换。如果未设置偏压生成电路30和偏压生成电路31，则该切换因无信号状态的电平不一定为零电平(零电压)而偶而地被执行。然而，偏压生成电路30和偏压生成电路31施加偏置电压并且将无信号状态的电平调节成零电平，使得其中该切换不随着零电平(零电压)而被执行的状态可以在无信号状态下可靠地实现。
[0071]图9A和9B例示了根据该实施方式的偏压生成电路30的电路构造的示例。图9A例示了其中由电阻器Rl和R2构造的偏压生成电路30设置在积分器20与斩波电路22之间的示例。图9B例示了其中由电阻器Rl和电容器Cl构造的偏压生成电路30设置在积分器20与斩波电路22之间的示例。在图9A中，在无信号时间通过电阻器Rl和电阻器R2确定的电压电平被提供给D型触发器26。在图9B中，在无信号时间通过电阻器Rl和电容器Cl确定的电压电平被提供给D型触发器26。不用说，这些电路构造是示例，并因此可以使用其它构造。偏压生成电路31可以具有和偏压生成电路30的电路构造相似的电路构造。
[0072]在这个实施方式中，偏压生成电路30和31施加偏置电压，以防止在三态I3DDM信号的零电平执行切换。然而，该电路可以被构造成，使得当因未切换而在零电平附近生成信号失真时，调节要施加的偏压电平，在零电平附近允许轻微切换(slight switching),并由此抑制信号失真。其中将偏置电压施加至信号以便抑制信号失真的构造如在例如JP5033244B2等中描述地是公知的。然而，在这个实施方式中，基于生成三态PDM信号的假定，将偏压生成电路30和31设置在斩波电路22和23的前级，由此，应注意到，该点基本上不同于公知的偏压应用。
[0073]而且，用于在执行三角积分调制时生成+1、0、以及-1的三态信号作为切换信号以使生成PDM信号的数字开关放大器例如在JP H10-233634A中进行了描述，并由此是公知的。然而，应注意到，其中与时钟定时同步地插入零电平的电路构造未被描述，而且还认为量化器生成+1、0、以及-1的三态信号，并由此，与该实施方式不同，三态PDM信号未通过D型触发器26和27中的延迟和量化来生成。
[0074]<第三实施方式>
[0075]在第二实施方式中，+1、0、以及-1的三态PDM信号被生成以输出，而且偏压生成电路30和偏压生成电路31施加偏置电压以使抑制无信号状态下的切换。然而，因为偏置电压不仅在无信号时间而且还在信号生成时间被施加，所以可能出现失真。
[0076]因此，第三实施方式描述了一种电路构造，其中，抑制无信号时间的切换，并且可以减小信号生成时间的失真。
[0077]图10例示了根据该实施方式的电路构造。除了图6所示电路构造以外，还设置有信号检测器34。在图10中，考虑到偏压生成电路30与偏压生成电路31之间的构造的匹配，该构造针对这两个电路进行了例示。
[0078]信号检测器34检测输入信号存不存在，并且将所检测信号输出至偏压生成电路30和31。偏压生成电路30和31基于来自信号检测器34的检测到的信号而控制偏置电压。即，进行控制，以使在未检测到输入信号的无信号时间施加相对较大的偏置电压，而在检测到脉冲的信号生成时间施加相对较小偏置电压。
[0079]图11例示了根据该实施方式的偏压生成电路30的电路构造的示例。偏压生成电路30由电阻器Rl、R2、以及R3、和开关SI构造。电阻器Rl连接至积分器20的输出端，并且电阻器R2和R3的一端连接在电阻器Rl和斩波电路22之间。电阻器R2的另一端经由开关SI接地，而且电阻器R3的另一端接地。开关SI基于来自信号检测器34的检测信号被控制为通/断。在检测到输入信号时，开关SI断开，而在未检测到输入信号时，开关SI接通。因此，在未检测到输入信号的无信号时间施加被电阻器Rl、R2、以及R3分压的相对较大偏置电压，而在检测到输入信号的信号生成时间施加被电阻器Rl和R3分压的相对较小偏置电压。
[0080]图12A至12D例示了根据该实施方式的定时图。图12A例示了积分器20的输出信号波形，而图12B例示了偏压生成电路30的输出信号波形。而且，图12C例示了输入信号波形，而图12D例示了输入信号检测器34的输出信号波形。
[0081]当存在输入信号时，输入信号检测器34的检测信号为“O” (检测)，并且施加较小偏置电压。另一方面，当不存在输入信号并且时间t持续达预定长度时，输入信号检测器34的检测信号为“I”(未检测到)，并且施加较大偏置电压。在图12B中，当输入信号不存在的时间持续时，偏置电压的量值在其中输入信号检测器34的检测信号从“O”转变至“I”的定时，如箭头所示改变。
[0082]按这种方式，偏置电压根据信号的存在和不存在而改变，以使可以抑制无信号时间的切换，并且可以有效地抑制在生成信号时的信号失真。
[0083]〈第四实施方式〉
[0084]在上述实施方式中，+1、0、以及-1的三态信号(三态脉冲密度调制信号)被生成以输出，但为了利用三态脉冲密度调制信号获取高输出，必须通过比调制器电源Vdd高的电压VB来驱动扬声器。当扬声器按三态脉冲密度调制信号驱动时，必要的是，不仅提供高电压VB，而且设置中点电源(VB/2)和中点电压保持电路，并由此增加了电路规模。
[0085]因此，第四实施方式描述了这样一种电路构造，其中，针对单电源三态扬声器驱动电路最佳的信号根据三态脉冲密度调制信号生成。
[0086]图13例示了根据该实施方式的电路构造。基本构造与图6所示电路构造相似，并且将单值三态波形生成电路40、驱动器电路42、以及扬声器44设置在D型触发器26和27以及脉冲合成电路32的后级。
[0087]单值三态波形生成电路40是用于将三态脉冲密度调制信号转换成单值三态波形信号的电路，以便将通过D型触发器26和27以及脉冲合成电路32生成的三态脉冲密度调制信号提供给作为单电源三态扬声器驱动电路的驱动器42。这里，“单值三态(single-valued ternary) ”意指实现三种驱动状态,包括利用正电流驱动的状态(正导通)、利用负电流驱动的状态(负导通)、以及针对要通过单电源驱动的扬声器的断开状态。该正电流和负电流意指在扬声器44中流动的电流的方向彼此相反。
[0088]图14和图15A至I?例示了通过单电源驱动扬声器的原理。图14例示了三态波形，并且三个值+1、0、以及-1涉及包括正导通(+0N)状态、断开(OFF)状态、以及负导通(-0N)状态的三种状态。图15A至15D例示了扬声器44在这三种状态下的导通状态，而且图15A、15B、15C、以及MD分别对应于正导通状态、负导通状态、断开状态、以及断开状态。
[0089]在图15A中，在正导通状态下，在四个开关Sll至S14中，开关Sll和S14接通而开关S12和S13断开，并且电流按电源、开关S11、扬声器44、以及开关S14的次序流动，以使驱动扬声器44。而且，在图15B中，在负导通状态下，在四个开关Sll至S14中，开关S13和S12接通而开关Sll和S14断开，并且电流按电源、开关S13、扬声器44、以及开关S12的次序流动，以使驱动扬声器44。而且，在图15C中，在断开状态下，在四个开关Sll至S14中，开关Sll和S13断开而开关S12和S14接通，并且扬声器44的两端具有相同电位。由此，电流不流动并且不驱动扬声器44。而且在图15D中，在断开状态下，在四个开关Sll至S14中，开关S12和S14断开而开关Sll和S13接通，并且扬声器44的两端具有相同电位。由此，电流不流动并且不驱动扬声器44。在图15C和图15D中，因为扬声器44的两端具有相同电位，所以电流不流动并且不驱动扬声器44。由此，该状态可以被说成是因短路而造成的断开状态。不用说，除了上述以外，全部四个开关Sll至S14断开，以使可以获取其中扬声器44被不驱动的状态。
[0090]图16例示了单值三态波形生成电路40的电路构造。图16还例示了驱动器42的电路构造。
[0091]单值三态波形生成电路40包括四个NOT门40a至40d。NOT门40a至40d从该图的顶部起分别被称为G11、G12、G13、以及G14。即，NOT门40a是Gll，NOT门40b是G12，N0T门40c是G13，而NOT门40d是G14。来自构成脉冲合成电路32的NOR门33a的输出信号被提供给门Gll和G12，而来自构成脉冲合成电路32的NOR门33b的输出信号被提供给门G13和G14。门Gll至G14反转输入信号，并将输出信号提供给驱动器42。NOR门33a针对来自D型触发器26的反相输出端子(Q条)的信号和来自D型触发器27的输出端子(Q)的信号执行逻辑运算，而NOR门33b针对来自D型触发器26的输出端子(Q)的信号和来自D型触发器27的反相输出端子(Q条)的信号执行逻辑运算。接着，输出经运算后的信号。
[0092]驱动器42包括:电平移位电路42al和42a2、门驱动电路42bl至42b4，以及开关FET42cl至42c4。四个开关FET42cl至42c4分别对应于图15中的四个开关Sll至S14。开关FET42cl和FET42c3是P沟道FET，而开关FET42c2和FET42c4是N沟道FET。
[0093]扬声器44的一端连接至彼此串联连接的开关FET42cl与开关FET42c2之间的连接节点，而另一端连接至彼此串联连接的开关FET42c3与开关FET42c4之间的连接节点。开关FET42cl和开关FET42c3连接至单个电源的正极侧，而开关FET42c2和开关FET42c4连接至单个电源的负极侧。因此，当开关FET42cl接通，开关FET42c2断开，开关FET42c3断开，开关FET42c4接通时，电流按开关FET42cl、扬声器44，以及开关FET42c4的次序流动，以使获取正电流导通状态。而且，当开关FET42cl断开而开关FET42c2接通时，并且当开关FET42c3接通而开关FET42c4断开时，电流按开关FET42c3、扬声器44，以及开关FET42c2的次序流动，以使获取负电流导通状态。而且，当开关FET42cl和FET42c3断开，开关FET42c2和FET42c4接通时，电流未在扬声器44中流动，以使获取断开状态。
[0094]来自单值三态波形生成电路40的四个逻辑门Gll至G14的输出信号被提供给门驱动电路42bl至42b4，以便分别驱动四个开关FET42cl至42c4。即，来自门Gll的输出信号被经由电平移位电路42al提供给门驱动电路42bl，以驱动开关FET42cl。来自门G12的输出信号被提供给门驱动电路42b2，以驱动开关FET42c2。来自门G14的输出信号经由电平移位电路42a2提供给门驱动电路42b3，以驱动开关FET42c3。来自门G13的输出信号被提供给门驱动电路42b4，以驱动开关FET42c4。
[0095]当来自NOR门33b和33a的输出分别为“ I ”和“O”时，来自门Gll和G12的输出是通过反转“ I ”而获取的“0”，而来自门G13和G14的输出是通过反转“O”而获取的“ I ”。结果，开关FET42cl接通，开关FET42c2断开，开关FET42c3断开，而开关FET42c4接通，从而电流按开关FET42cl、扬声器44、以及开关FET42c4的次序流动(+ON状态)。
[0096]当来自NOR门33b和33a的输出分别为“O”和“ I ”时，来自门Gll和G12的输出是通过反转“O”而获取的“ I ”，而来自门G13和G14的输出是通过反转“ I ”而获取的“O”。结果，开关FET42cl断开，开关FET42c2接通，开关FET42c3接通，而开关FET42c4断开，从而电流按开关FET42c3、扬声器44、以及开关FET42c2的次序流动(-0N状态)。
[0097]当来自NOR门33b和33a的输出为“I”时，来自门Gll至G14的输出是通过反转“I”而获取的“O”。结果，开关FET42cl接通，开关FET42c2断开，开关FET42c3接通，而开关FET42c4断开，使得电流未在扬声器44中流动(OFF状态)。
[0098]而且，当来自NOR门33b和33a的输出为“O”时，来自门Gll至G14的输出是通过反转“O”而获取的“ I ”。结果，开关FET42cl断开，开关FET42c2接通，开关FET42c3断开，而开关FET42c4接通，使得电流未在扬声器44中流动(OFF状态)。
[0099]如上所述，单值三态波形生成电路40生成用于基于三态脉冲密度调制信号而驱动单电源三态扬声器的信号，以使扬声器44可以在不需要增加电路规模的情况下被驱动。
[0100]其中连接至单个电源的扬声器按三种状态(即，正导通状态、负导通状态、以及断开状态)驱动的构造在JPH6-504658W中进行了描述，并且是公知的。不同于该实施方式，该构造基于PWM信号，但不是基于PDM信号。因此，应注意到，未公开用于利用来自D型触发器26和27的PDM信号来生成单值三态信号的生成电路40，而且不用说，未公开用于对来自D型触发器26和27的四个输出信号执行逻辑运算的四个逻辑门的组合。
[0101]在这个实施方式中，斩波电路22和23按与时钟信号同步的定时插入零电平，但该零电平可以在不利用斩波电路22和23的情况下在D型触发器(DFF) 26和27中插入，并且可以执行延迟和量化。
[0102]图18例示了在这种情况下的电路构造。图18中的电路构造与图6所示电路基本相似，但不包括斩波电路22和23，而是包括代替DFF26和27的DFF26A和27A。DFF26A和27A除了 DFF26和27的构造以外还具有复位端子，并且在将信号提供给该复位端子时，复位，即，输出零电平。如图2所示，在这个实施方式中，经由反相器28将时钟信号CLK提供给DFF26 (和DFF27)的时钟端子，但该时钟信号被同时提供给DFF26A和27A的复位端子。因此，DFF26A和27A与时钟信号同步地插入零电平，并且同时延迟来自偏压生成电路30和31的信号，以输出经延迟后的信号作为一位数字信号。与图6的电路构造的情况类似，脉冲合成电路32合成来自DFF26A的一位数字信号与来自DFF27A的一位数字信号，以输出合成信号。
【权利要求】
1.一种信号调制电路，所述信号调制电路用于与时钟信号同步地对输入信号执行三角积分调制，以输出经调制的信号，所述信号调制电路包括: 减法器，其用于计算所述输入信号与反馈信号之间的差； 积分器，其用于对来自所述减法器的输出信号进行积分； 零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到通过所述积分器积分后的信号中； 量化器，其用于延迟从所述零电平插入电路输出的信号，并且量化经延迟的信号；以及 反馈电路，其用于将通过所述量化器量化后的信号反馈至所述输入信号。
2.一种信号调制电路，所述信号调制电路用于与时钟信号同步地对输入信号执行三角积分调制，以输出经调制的信号，所述信号调制电路包括: 减法器，其用于计算所述输入信号与反馈信号之间的差； 积分器，其用于对来自所述减法器的输出信号进行积分； 反相电路，其用于将通过所述积分器积分后的信号反相； 第一偏置电压施加电路，其用于向通过所述积分器积分后的信号施加偏置电压； 第二偏置电压施加电路，其用于向通过所述反相电路反相后的信号施加偏置电压；第一零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到从所述第一偏置电压施加电路输出的信号中； 第二零电平插入电路，其用于按与所述时钟信号同步的定时将零电平插入到从所述第二偏置电压施加电路输出的信号中； 第一量化器，其用于延迟从所述第一零电平插入电路输出的信号，并且量化经延迟的信号; 第二量化器，其用于延迟从所述第二零电平插入电路输出的信号，并且量化经延迟的信号; 脉冲合成电路，其用于合成从所述第一量化器输出的信号与从所述第二量化器输出的信号；以及 反馈电路，其用于将通过所述脉冲合成电路合成的信号反馈至所述输入信号。
3.根据权利要求2所述的信号调制电路，所述信号调制电路还包括信号检测器，所述信号检测器用于检测输入信号， 其中，所述第一偏置电压施加电路和所述第二偏置电压施加电路在所述信号检测器检测到所述输入信号时施加相对较小的偏置电压，而在所述信号检测器未检测到所述输入信号时施加相对较大的偏置电压。
4.根据权利要求2或3所述的信号调制电路，所述信号调制电路还包括: 生成电路，其用于生成如下的信号，即，该信号用于按包括正电流导通状态、负电流导通状态、以及断开状态的三重导通状态，选择性地驱动连接至单个电源的扬声器。
5.根据权利要求4所述的信号调制电路，其中， 所述扬声器的一端连接至彼此串联连接的第一开关和第二开关之间的连接节点，而另一端连接至彼此串联连接的第三开关和第四开关之间的连接节点，所述第一开关和所述第三开关连接至所述单个电源的正极侧，而所述第二开关和所述第四开关连接至所述单个电源的负极侧，并且 所述生成电路执行以下操作:基于从所述第一量化器输出的信号和从所述第二量化器输出的信号，生成用于接通所述第一开关并且断开所述第二开关的开关信号，和用于断开所述第三开关并且接通所述第四开关的开关信号，从而按所述正电流导通状态来驱动所述扬声器；生成用于断开所述第一开关并且接通所述第二开关的开关信号，和用于接通所述第三开关并且断开所述第四开关的开关信号，从而按所述负电流导通状态来驱动所述扬声器；以及生成用于断开所述第一开关和所述第三开关并且接通所述第二开关和所述第四开关的开关信号，或者生成用于断开所述第二开关和所述第四开关并且接通所述第一开关和所述第三开关的开关信号，从而关闭所述扬声器。
6.根据权利要求1至5中的任一项所述的信号调制电路，其中， 所述零电平插入电路包括: 分频器，其用于对所述时钟信号进行分频；以及 斩波电路，其根据被所述分频器分频后的所述时钟信号来操作。
7.根据权利要求1至6中的任一项所述的信号调制电路，其中， 所述量化器由D型触发器构成。
8.根据权利要求1至5中的任一项所述的信号调制电路，其中， 所述零电平插入电路和所述量化器由D型触发器构成，并且所述时钟信号被提供给所述D型触发器的复位端子。
【文档编号】H03M3/02GK104242945SQ201410257848
【公开日】2014年12月24日 申请日期:2014年6月11日 优先权日:2013年6月11日
【发明者】中西芳德, 川口刚, 关谷守 申请人:安桥株式会社