一种基于时钟移相技术的多路ad同步方法
【专利摘要】本发明提出一种基于时钟移相技术的多路AD同步方法，利用时钟芯片的移相功能，对AD的输出时钟与移相后的参考时钟的相位关系进行检测，并通过重启AD芯片改变AD输出时钟的相位，使得参考时钟信号与AD的输出时钟信号的相位关系能够固定，从而达到提高多路AD时间同步精度的目的。通过本方法可以将多路AD输出时钟信号相位调整到一致，同步精度<20ps(由时钟分配芯片通道间的一致性决定)。
【专利说明】-种基于时钟移相技术的多路AD同步方法
【技术领域】
[0001] 本发明属于数字信号处理领域，涉及多路AD的同步数字信号采集处理，具体为一 种基于时钟移相技术的多路AD同步方法。
【背景技术】
[0002] 在数字信号处理领域，多数要求使用多路AD进行模/数转换，并对多路AD数据进 行同步处理。针对目前多通道数字信号采集处理系统，已经实现了多路AD数据采集ps级 的同步精度，但是目前的同步方式多采用外加时钟延时芯片的方法（参见文献高速多通道 数据采集系统的时钟同步设计《舰船电子对抗》2013年01期），增加了系统复杂度和硬件 成本。上述文献提出的方法主要利用多个时钟延时芯片分别对多路AD芯片的时钟进行独 立延时处理，达到同步AD的目的。
【发明内容】
[0003] 由于在多通道数字信号采集处理系统中，多路AD的输出时钟（采集时间）虽不同 步，但时钟之间的相位关系相对固定，但如何利用AD输出时钟之间固定的相位关系来提高 AD的同步精度，目前尚无文献给出详细的方法。为此，本发明提供了一种基于时钟移相技术 的的多路AD同步方法，利用多路AD输出时钟之间固定的相位关系，巧妙的解决了多通道数 字采集系统中AD同步问题。
[0004] 为了实现上述目的，本发明利用时钟芯片的移相功能，对AD的输出时钟与移相后 的参考时钟的相位关系进行检测，并通过重启AD芯片改变AD输出时钟的相位，使得参考时 钟信号与AD的输出时钟信号的相位关系能够固定，从而达到提高多路AD时间同步精度的 目的。
[0005] 本发明的技术方案为：
[0006] 所述一种基于时钟移相技术的多路AD同步方法，其特征在于：包括以下步骤：
[0007] 步骤1 :通过布线保证n路AD芯片的输入时钟等长，n路AD芯片输入时钟的相位 一致；
[0008] 步骤 2 :计算移相步进phase= 360 ° /4/ (felkin/felkQUt)，移相次数N= 4* (felkin/ ，其中AD芯片输入时钟信号clkin频率，feltout为AD芯片输出时钟信号clU 频率；
[0009] 步骤3 :选取AD1进行以下操作：
[0010] 步骤3. 1 :按照步骤2得到的移相步进和移相次数，借助时钟管理芯片，将AD1输 出时钟信号以步进的方式连续移相；每移相一次，用移相时钟信号采集AD1输出信号得到1 个码字，完成整个时钟周期的移相后，得到N个码字AA……An;
[0011] 步骤3. 2 :对于得到N个码字A:A2……AN，若码字中的0在1之前，且0个数为Mm1的个数为％，MfMi=N，则得到参考时钟信号与AD1输出时钟信号的相差phases= MQ*360° /V(fdkin/fdtout);若码字中的1在0之前，且0之前的1的个数为MMi，0个数为MM。， 则得到参考时钟信号与AD1输出时钟信号的相差phaseAD1 = (^+1^*360° /V(felkin/ fclkout);
[0012] 步骤4 :对于其余n-1个AD芯片分别进行以下操作，完成所有的AD芯片同步： [0013] 步骤4. 1 :按照步骤2得到的移相步进和移相次数，借助时钟管理芯片，将ADi输 出时钟信号以步进的方式连续移相，i= 2, 3,…，n;每移相一次，用移相时钟信号采集ADi 输出信号得到1个码字，完成整个时钟周期的移相后，得到N个码字B:B2……BN ;
[0014] 步骤4. 2 :对于得到N个码字BA……BN，若码字中的0在1之前，且0个数为 Wm1的个数为Wi，WfWi=N，则得到参考时钟信号与ADi输出时钟信号的相差phases=WQ*360° /V(fdkin/fdtout);若码字中的1在0之前，且0之前的1的个数为ffffi，0个数为ffff。， 则得到参考时钟信号与ADi输出时钟信号的相差phaSeADi = /V(felkin/ fclkout);
[0015] 步骤4. 3 :若phaseADi不等于phase-，则重启芯片ADi,重复步骤4. 1和步骤4. 2， 直至phaseAM 等于phaseAM〇
[0016] 有益效果
[0017] 本发明利用时钟芯片的移相功能，对AD的输出时钟与移相后的参考时钟的相位 关系进行检测，并通过重启AD芯片改变AD输出时钟的相位，使得参考时钟信号与AD的输 出时钟信号的相位关系能够固定，从而达到提高多路AD时间同步精度的目的。通过本方法 可以将多路AD输出时钟信号相位调整到一致，同步精度<20ps(由时钟分配芯片通道间的 一致性决定）。
【专利附图】
【附图说明】
[0018] 图1 :实现该方法的系统原理框图；
[0019] 图2 :多路AD同步的处理流程框图；
[0020] 图3 :AD1与AD2的输入输出时钟关系；
[0021] 图4 :AD1的移相过程；
[0022] 图5 :AD2的移相过程。
【具体实施方式】
[0023] 下面结合具体实施例描述本发明：
[0024] 本实施例中以两个AD芯片为例。
[0025] 附图1给出了实现该方法的系统原理框图，系统包括1片FPGA，2片AD芯片和1 片时钟管理芯片。
[0026] 通过布线保证2片AD芯片的输入时钟等长，保证AD芯片输入时钟的相位一致性。 所以系统的硬件连接关系见图1，系统工作参数如下：中频信号500MHz;AD1与AD2的输入 时钟clkl与clk5频率为1GHz;AD采样后输出2路250MHz的DDR数据，所以AD1与AD2的 输出时钟clk2与clk3频率为250MHz;参考时钟clk5频率为250MHz，与AD时钟为同源时 钟；参考时钟clk5经过时钟管理芯片移相之后得到移相时钟clk4。
[0027] 由于AD的输入时钟信号clkin与输出时钟信号elk。#为M倍频关系，在保证多路 AD的输入时钟信号严格等相的条件下，由于AD的输出时钟是输入时钟的分频得到，AD的输 出时钟信号会出现M种随机相位。
[0028] 利用经过移相后AD输出时钟信号对AD输出原始时钟信号进行采样，通过采样得 到的码字来计算AD输出的时钟相位。借助时钟管理芯片，将AD输出时钟信号以步进的方 式连续移相，再对AD输出的原始时钟信号进行采集。移相的步数N为AD输入时钟与输出 时钟分频数的4倍，N= 4* (felkin/feltout)，felkin为AD芯片输入时钟信号clkin频率，feltout为 AD芯片输出时钟信号dU频率，那么移相的步进phase= 360° /V(felkin/feltout)。每移 相一次，用移相时钟信号采集AD输出信号得到1个码字An，完成整个时钟周期的移相后，能 够得到N个码字A:A2……AN，如果得到的N个码字为
[0029]
【权利要求】
1. 一种基于时钟移相技术的多路AD同步方法，其特征在于：包括W下步骤： 步骤1 ;通过布线保证n路AD芯片的输入时钟等长，n路AD芯片输入时钟的相位一致； 步骤 2 ;计算移相步进 phase = 360° /4/ (feikin化Ikout)，移相次数 N = 4* (feikin化Ikcut)， 其中为AD芯片输入时钟信号clki。频率，ftikDut为AD芯片输出时钟信号clkwt频率； 步骤3;选取AD1进行W下操作： 步骤3. 1 ;按照步骤2得到的移相步进和移相次数，借助时钟管理芯片，将AD1输出时 钟信号W步进的方式连续移相；每移相一次，用移相时钟信号采集AD1输出信号得到1个码 字，完成整个时钟周期的移相后，得到N个码字A1A2……Aw ; 步骤3. 2 ;对于得到N个码字AA……Aw,若码字中的0在1之前，且0个数为M。，1的个 数为Ml，M。+Ml=N，则得到参考时钟信号与ADl输出时钟信号的相差地asewl=M。*360°/4/ (feiidD/feikDut);若码字中的1在0之前，且0之前的1的个数为匪1，〇个数为MM。，则得到参 考时钟信号与AD1输出时钟信号的相差地as6ADi= (MMi+MM〇)*360° /4/(f；iki。化ikwt); 步骤4 ;对于其余n-1个AD芯片分别进行W下操作，完成所有的AD芯片同步： 步骤4. 1 ;按照步骤2得到的移相步进和移相次数，借助时钟管理芯片，将ADi输出时 钟信号W步进的方式连续移相，i = 2, 3,…，n ;每移相一次，用移相时钟信号采集ADi输出 信号得到1个码字，完成整个时钟周期的移相后，得到N个码字8是2……Bw ; 步骤4. 2 ;对于得到N个码字BA……Bw，若码字中的0在1之前，且0个数为W。，1的个 数为Wi，We+Wi=N，则得到参考时钟信号与ADi输出时钟信号的相差地ase^i=胖。*360 ° /4/ (feiidD/feikDut);若码字中的1在0之前，且0之前的1的个数为WWi，〇个数为WW。，则得到参 考时钟信号与ADi输出时钟信号的相差地as6AM= (WWi+WW〇)*360° /4/(f；iki。化ikwt); 步骤4. 3 ;若地ase^Di不等于地ase^Di，则重启芯片ADi,重复步骤4. 1和步骤4. 2,直至 地asewi等于地ase曲1。
【文档编号】H03M1/12GK104467852SQ201410681631
【公开日】2015年3月25日 申请日期:2014年11月24日 优先权日:2014年11月24日
【发明者】高飞, 胡建, 张伟 申请人:中国电子科技集团公司第二十九研究所