技术特征：
1.高速加速度计数据采集系统，其特征是本发明由加速度计模拟信号调理电路、INA118放大器、ADS1210模数转换器、FPGA4010芯片、DSP数字信号处理器等几部分组成；信号调理电路通过精度为0.02%的1K?精密电阻实现，滤波放大可以在同一电路上实现，但为了获得低噪声、低漂移、高输入阻抗，仍采用了仪表放大器采用INA118实现；选用一种最高有效分辨率可达24位超高分辨率的A/D转换器ADS1210。2.根据权利要求1所述的高速加速度计数据采集系统，其特征是本发明中将ADS1210输入范围扩大到±13V的电路；（1）（2）取R1=R2=4.2K，R3=R4=1K，由于前级滤波器输出信号是单端的，V2=0，AINN电位固定为0V，再由ADS1210两个输入端允许电压在0～5V之间，则可以计算出V1的范围：(3)(4)偏置电路的比例系数即为：(5)DS1210进入默认状态后，VBIAS产生电路不工作，它必须借助于命令寄存器启动该电路，供给VBIAS电压。3.根据权利要求2所述的高速加速度计数据采集系统，其特征是初上电时，接口电路中计数器、移位寄存器的状态都是不确定的；需要初始化使它们进入确定的或要求的状态；否则将妨碍A/D的正常工作方式的设定和A/D转换结果的正确读入；其中对ADS1210工作方式控制字（CMR3---CMR0）内容依次是：1.CMR3：11000011利用内部基准电压和偏置电压，转换结果双极性二进制补码输出，SDOUT用作数据输出线，输出高位在前，低位在后，并利用同步方式；2.CMR2：00100100设置自动校准方式，可编程增益为2；自动校准包括失调校准和满刻度校准两部分，由ADS1210自动进行，校准完毕自动转入正常转换模式，由定期的给出要求通信信号；CMR1、CMR0：1000000011111111增强模式为16，输出数据的频率是9600Hz。