一种新型跳频共址滤波器的制造方法
【专利摘要】本实用新型公开了一种新型跳频共址滤波器，包括调谐选频组件、PIN开关阵列驱动器和带现场可编程与频率编码的存储器，所述调谐选频组件包括安装有多对PIN开关、多只电容器组成的电容阵列的PCB板和终端接地的由外壳及内导体组成的同轴线，所述新型跳频共址滤波器的等效谐振电路包括等效串联电阻、谐振电容、谐振电感和耦合电感，所述谐振电容的第一端连接所述等效串联电阻后接地，所述谐振电容的第二端与所述谐振电感串联，每一个所述谐振电容连接的所述谐振电感为2～3个。本实用新型所述新型跳频共址滤波器通过增加谐振电感，构成对二次谐波的传输零点，能够显著改善对二次谐波的抑制。
【专利说明】
【技术领域】
[0001] 本实用新型涉及一种可调带通滤波器，尤其涉及一种用于抗干扰通信电台的新型 跳频共址滤波器。 一种新型跳频共址滤波器
【背景技术】
[0002] 在机载、舰载或车载等通信应用平台上，需同时使用多部在同一频段工作的射频 电台，极易产生共址干扰。收发器的选择和共址干扰的抑制技术是关键点。共址滤波器是 共址干扰抑制技术的核心件。
[0003] 如图1所示，为解决同址干扰，电台的发射机（即收发主机中的发射主机）末端由 驱动放大器、窄带中功率跳频带通滤波器（前置）、高功率放大器、低插损的宽带大功率跳 频带通滤波器（后置）和天线，以抑制发射机的宽带噪声杂散输出，特别是本振泄漏和二次 谐波输出，防止反向互调失真，提高发射信号频谱纯度。电台的接收机（即收发主机中的接 收主机）前端则由天线、低插损的宽带大功率跳频带通滤波器（前置）、低噪声放大器、窄带 中功率跳频带通滤波器（后置）和接收主放大器组成，以提高接收机选择性、灵敏度、动态 范围等指标，防止接收机的阻塞和交调互调与倒易混频。图1中还示出了三个二选一开关 ΚΙ、K2、K3,用作发射机和接收机之间的转换。
[0004] 由上可知，为实现多频段无线跳频通信电台互通互连，采用性能优良的共址滤波 器作为上述窄带中功率跳频带通滤波器和宽带大功率跳频带通滤波器，以抑制杂散干扰和 互调干扰等共址干扰是提高通信电台电子对抗环境下的性能急待解决的重要课题。
[0005] 根据调谐级数的差异划分，传统跳频共址滤波器主要包括双调谐、三调谐和四调 谐三种共址滤波器，其同轴线对应的等效电路分别如图2、图7、图10所示，其中，图2所示 为双调谐共址滤波器，包括输入匹配电感LSI、输出匹配电感LS3、两个谐振腔之间的耦合 电感LS2,两个等效电阻Rl、R2,两个谐振电容CPI、CP2,两个谐振电感LP1、LP2 ;图7所示 为三调谐共址滤波器，包括输入匹配电感LSI、输出匹配电感LS4、三个谐振腔之间的耦合 电感LS2、LS3,三个等效电阻Rl、R2、R3,三个谐振电容CPI、CP2、CP3,三个谐振电感LP1、 LP2、LP3 ;图10所示为四调谐共址滤波器，包括输入匹配电感LSI、输出匹配电感LS5、三个 谐振腔之间的耦合电感LS2、LS3、LS4,四个等效电阻R1、R2、R3、R4,四个谐振电容CP1、CP2、 CP3、CP4,四个谐振电感 LP1、LP2、LP3、LP4。
[0006] 传统的跳频共址滤波器的谐振电感采用终端接地的长度为工作波长四分之一的 同轴线或螺旋线实现，其内导体等效为一个谐振电感；耦合电感有时不采用一个电感器直 接耦合，而采用两个空心线圈之间的互感来实现。
[0007] 众所周知，PIN开关的选择，正向导通的串联电阻和反向电容是一对矛盾。传统跳 频共址滤波器中，为了解决PIN开关反向电容对高频端的不良影响，不得不采用减少PIN二 极管数量的方法，如每个调谐器只采用8个PIN开关，每个开关只采用一只PIN二极管，如 图16所示，外加偏置均为在PIN开关与电容的连接节点上连接的射频扼流电感接入，其体 积较大，由于单个PIN二极管导通时串联电阻比双PIN二极管并联大一倍，因此插入损耗较 大。
[0008] 上述传统共址滤波器存在以下缺陷：二次谐波抑制较低，选择性较差，插入损耗较 大，在大功率如100W下长期工作稳定性差。上述传统四调谐共址滤波器国内未见生产。 实用新型内容
[0009] 本实用新型的目的就在于为了解决上述问题而提供一种能有效抑制二次谐波的 新型跳频共址滤波器。
[0010] 本实用新型通过以下技术方案来实现上述目的：
[0011] 一种新型跳频共址滤波器，包括调谐选频组件、PIN开关阵列驱动器和带现场可编 程与频率编码的存储器，所述调谐选频组件包括安装有多对PIN开关、多只电容器组成的 电容阵列的PCB板和终端接地的由外壳及内导体组成的同轴线，所述新型跳频共址滤波器 的等效谐振电路包括等效串联电阻、谐振电容、谐振电感和耦合电感，所述谐振电容的第一 端连接所述等效串联电阻后接地，所述谐振电容的第二端与所述谐振电感串联，每一个所 述谐振电容连接的所述谐振电感为2?3个。
[0012] 具体地，所述外壳为方形外壳，所述内导体为圆柱形内导体，所述谐振电感为所述 内导体引出抽头后形成的等效电感；所述内导体的长度小于工作波长的八分之一，所述同 轴线的阻抗为40 Ω-180 Ω ;所述PIN开关为8?16对，所述电容阵列包含电容器9?17 个；所述PCB板平面与所述内导体垂直，所述PCB板四周直接接地并与所述外壳相连，所述 内导体为镀银紫铜管、镀银紫铜棒或镀银铝合金棒，所述外壳为镀锡钢外壳、铝合金外壳或 紫铜外壳，所述外壳的内壁镀银；所述PIN开关阵列驱动器和带现场可编程与频率编码的 存储器安装在所述外壳的侧面金属夹层内。
[0013] 作为优选，所述同轴线的阻抗为50Ω-120Ω，所述内导体引出两个抽头，所述内导 体的长度小于工作波长的十六分之一；所述PIN开关为10?12对，所述电容阵列包含电容 器11?14个。
[0014] 根据需要，所述新型跳频共址滤波器为双调谐共址滤波器、三调谐共址滤波器或 四调谐共址滤波器。
[0015] 为了减小插入损耗，所述电容阵列分为三组，采用不同的偏置电路，第一组：对于 6个容量较小的电容，PIN开关的开、关两种状态的电容增量为ACi = CV(l+CPINX2/Ci)， 电容阵列的电容量从小到大，电容增量呈二进制，第一组是保证跳频频点的精度必需的；第 二组：对于4-6个容量较大的电容，其电容量大小相差不大，不呈二进制，可显著降低滤波 器工作低频端的插入损耗；第三组：剩下1-2只电容，直接旁路接地，不带PIN开关，第三组 电容器由于电容器的Q值高，可显著降低滤波器工作频带特别是高频端的插入损耗。
[0016] 本实用新型的有益效果在于：
[0017] 本实用新型所述新型跳频共址滤波器通过改变同轴线的结构，增加等效电感，构 成对二次谐波的传输零点，能够显著改善对二次谐波的抑制；三组不同偏置电路设计，可显 著降低滤波器全部工作频段的插入损耗；同时，本共址滤波器同轴线的结构具有结构紧凑、 快速散热的优点，可改善滤波器的动态特性和大功率工作的稳定性，适合作为UHF或VHF电 台中功率或大功率跳频共址滤波器。
【专利附图】
【附图说明】
[0018] 图1是将共址滤波器应用于电台的应用结构框图；
[0019] 图2是传统双调谐共址滤波器的等效谐振电路的电路图；
[0020] 图3是本实用新型所述双调谐共址滤波器的等效谐振电路的电路图之一；
[0021] 图4是本实用新型所述双调谐共址滤波器的结构示意图之一，与图3对应；
[0022] 图5是本实用新型所述双调谐共址滤波器的等效谐振电路的电路图之二；
[0023] 图6是本实用新型所述双调谐共址滤波器的结构示意图之二，与图5对应；
[0024] 图7是传统三调谐共址滤波器的等效谐振电路的电路图；
[0025] 图8是本实用新型所述三调谐共址滤波器的等效谐振电路的电路图；
[0026] 图9是本实用新型所述三调谐共址滤波器的结构示意图，与图8对应；
[0027] 图10是传统四调谐共址滤波器的等效谐振电路的电路图；
[0028] 图11是本实用新型所述四调谐共址滤波器的等效谐振电路的电路图；
[0029] 图12是本实用新型所述四调谐共址滤波器的结构示意图，与图11对应；
[0030] 图13是本实用新型所述同轴线的截面示意图；
[0031] 图14是本实用新型所述共址滤波器的PIN开关的偏置电路之一；
[0032] 图15是本实用新型所述共址滤波器的PIN开关的偏置电路之二；
[0033] 图16是传统共址滤波器的PIN开关的偏置电路；
[0034] 图17是本实用新型所述双调谐共址滤波器的电路特性仿真图之一；
[0035] 图18是本实用新型所述双调谐共址滤波器的电路特性仿真图之二；
[0036] 图19是本实用新型所述三调谐共址滤波器的电路特性仿真图；
[0037] 图20是本实用新型所述四调谐共址滤波器的电路特性仿真图。
【具体实施方式】
[0038] 下面结合附图对本实用新型作进一步说明：
[0039] 如图3-图6、图8、图9、图11-图15所示，本实用新型所述新型跳频共址滤波器包 括调谐选频组件、PIN开关阵列驱动器和带现场可编程与频率编码的存储器，所述调谐选频 组件包括10?12对PIN开关、11?13只电容器组成的电容阵列的PCB板和终端接地的 由方形的外壳1及圆柱形的内导体92组成的同轴线，所述新型跳频共址滤波器的等效谐振 电路包括等效串联电阻、谐振电容、谐振电感和耦合电感，谐振电容的第一端连接等效串联 电阻后接地，谐振电容的第二端与谐振电感串联，每一个谐振电容连接的谐振电感为2? 3个，谐振电感为内导体引出两个抽头后形成的等效电感；内导体的长度小于自身波长的 十六分之一，内导体的阻抗为50 Ω-120 Ω ;PCB板平面与内导体垂直，PCB板四周直接接地 并与外壳相连，内导体为镀银紫铜管、镀银紫铜棒或镀银铝合金棒，外壳1为镀锡钢外壳、 铝合金外壳或紫铜外壳，外壳1的内壁镀银；PIN开关阵列驱动器和带现场可编程与频率编 码的存储器安装在外壳1的侧面金属夹层内。图13示出了由圆柱形的内导体91(统一标 记，对应于其它每一个内导体）和方形的内腔92(统一标记，对应于其它每一个内腔）形成 的同轴线。
[0040] 所述电容阵列分为三组，米用不同的偏置电路，第一组，如图14所不：对于6个 容量较小的电容Ci(i = 1，2…6)，PIN开关的开、关两种状态的电容增量为ACi = Ci/ (1+CPINX2/Ci)，设计电容阵列的电容量从小到大，电容增量呈二进制；第二组：如图15所 示：对于4-6个容量较大的电容Cj(j = 7,8…10或12)，其电容量大小相差不大，不呈二进 制，可显著降低滤波器工作低频端的插入损耗；第三组：Ck(k= 11，12或13,14)为1-2只 电容，直接旁路接地，不带PIN开关。
[0041] 下面分别用不同实施例对双调谐共址滤波器、三调谐共址滤波器或四调谐共址滤 波器进行具体说明：
[0042] 实施例1 :
[0043] 如图3和图4,图中示出的是一个谐振电容对应三个谐振电感的双调谐共址滤波 器，外壳1内设有一个隔板3,将外壳1的内腔分隔为两个，即第一内腔11和第二内腔12， 第一内腔11内装有第一 PCB板21和第一内导体5,第二内腔12内装有第二PCB板22和 第二内导体6,第一内导体5上设有两个抽头51和52且两个抽头在内导体上的轴向位置 不同，第二内导体6上设有两个抽头61和62且两个抽头在内导体上的轴向位置不同，图4 中的第一内导体5上与B1、B2、B3对应的三段分别等效为图3中的三个谐振电感LP1、LP3、 LP5,图4中的第二内导体6上与B1、B2、B3对应的三段分别等效为图3中的三个谐振电感 LP2、LP4、LP6,图4中的三个电感41、43、42分别对应图3中的输入匹配电感LSI、输出匹配 电感LS3、两个内腔即谐振腔之间的耦合电感LS2。
[0044] 内导体总长度 B1+B2+B3 = 50mm。
[0045] 本双调谐共址滤波器的电路特性仿真图见图17。
[0046] 实施例2 :
[0047] 如图5和图6,图中示出的是一个谐振电容对应两个谐振电感的双调谐共址滤波 器，外壳1内设有一个隔板3,将外壳1的内腔分隔为两个，即第一内腔11和第二内腔12， 第一内腔11内装有第一 PCB板21和第一内导体5,第二内腔12内装有第二PCB板22和 第二内导体6,第一内导体5上设有两个抽头51和52且两个抽头在内导体上的轴向位置 相同，第二内导体6上设有两个抽头61和62且两个抽头在内导体上的轴向位置相同，图6 中的第一内导体5上与B1、B2对应的两段分别等效为图5中的两个谐振电感LP1、LP3,图6 中的第二内导体6上与Bl、B2对应的两段分别等效为图5中的两个谐振电感LP2、LP4,图 6中的三个电感41、43、42分别对应图5中的输入匹配电感LSI、输出匹配电感LS3、两个谐 振腔之间的耦合电感LS2。
[0048] 内导体总长度B1+B2 = 45mm。
[0049] 本双调谐共址滤波器的电路特性仿真图见图18。
[0050] 实施例3 :
[0051] 如图8和图9,图中示出的是三调谐共址滤波器，外壳1内设有二个隔板3,将外壳 1的内腔分隔为三个，即第一内腔11、第二内腔12和第三内腔13,第一内腔11内装有第一 PCB板21和第一内导体5,第二内腔12内装有第二PCB板22和第二内导体6,第三内腔13 内装有第三PCB板23和第三内导体7,第一内导体5上设有两个抽头51和52且两个抽头 在内导体上的轴向位置不同，第二内导体6上设有两个抽头61和62且两个抽头在内导体 上的轴向位置相同，第三内导体7上设有两个抽头71和72且两个抽头在内导体上的轴向 位置不同，图9中的第一内导体5上与Bl、B2、B3对应的三段分别等效为图8中的三个谐 振电感LP1、LP4、LP6,图9中的第二内导体6上与B1 (长度相当于B1+B2,因此不需要B2)、 B3对应的二段分别等效为图8中的二个谐振电感LP2、LP7,图9中的第三内导体7上与Bl、 B2、B3对应的三段分别等效为图8中的三个谐振电感LP3、LP5、LP8,图9中的四个电感41、 44、42、43分别对应图8中的输入匹配电感LSI、输出匹配电感LS4、两个谐振腔之间的两个 耦合电感LS2、LS3。
[0052] 内导体总长度 B1+B2+B3 = 46mm。
[0053] 本三调谐共址滤波器的电路特性仿真图见图19。
[0054] 实施例4 :
[0055] 如图11和图12,图中示出的是四调谐共址滤波器，外壳1内设有三个隔板3,将外 壳1的内腔分隔为四个，即第一内腔11、第二内腔12、第三内腔13和第四内腔14,第一内腔 11内装有第一 PCB板21和第一内导体5,第二内腔12内装有第二PCB板22和第二内导体 6,第三内腔13内装有第三PCB板23和第三内导体7,第四内腔14内装有第四PCB板24和 第四内导体8,第一内导体5上设有两个抽头51和52且两个抽头在内导体上的轴向位置不 同，第二内导体6上设有两个抽头61和62且两个抽头在内导体上的轴向位置相同，第三内 导体7上设有两个抽头71和72且两个抽头在内导体上的轴向位置相同，第四内导体8上 设有两个抽头81和82且两个抽头在内导体上的轴向位置不同，图12中的第一内导体5上 与B1、B2、B3对应的三段分别等效为图11中的三个谐振电感LP1、LP5、LP7,图12中的第二 内导体6上与B1 (长度相当于B1+B2,因此不需要B2)、B3对应的二段分别等效为图11中 的二个谐振电感LP2、LP8,图12中的第三内导体7上与B1 (长度相当于B1+B2,因此不需要 B2)、B3对应的二段分别等效为图11中的二个谐振电感LP3、LP9,图12中的第四内导体8 上与B1、B2、B3对应的三段分别等效为图11中的三个谐振电感LP4、LP6、LP10,图12中的 五个电感41、45、42、43、44分别对应图11中的输入匹配电感LSI、输出匹配电感LS5、两个 谐振腔之间的三个耦合电感LS2、LS3、LS4。
[0056] 内导体总长度 B1+B2+B3 = 46mm。
[0057] 本四调谐共址滤波器的电路特性仿真图见图20。
[0058] 上述实施例只是本实用新型的较佳实施例，并不是对本实用新型技术方案的限 制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入 本实用新型专利的权利保护范围内。
【权利要求】
1. 一种新型跳频共址滤波器，包括调谐选频组件、PIN开关阵列驱动器和带现场可编 程与频率编码的存储器，所述调谐选频组件包括安装有多对PIN开关、多只电容器组成的 电容阵列的PCB板和终端接地的由外壳及内导体组成的同轴线，所述新型跳频共址滤波器 的等效谐振电路包括等效串联电阻、谐振电容、谐振电感和耦合电感，所述谐振电容的第一 端连接所述等效串联电阻后接地，所述谐振电容的第二端与所述谐振电感串联，其特征在 于：每一个所述谐振电容连接的所述谐振电感为2?3个。
2. 根据权利要求1所述的新型跳频共址滤波器，其特征在于：所述外壳为方形外壳，所 述内导体为圆柱形内导体，所述谐振电感为所述内导体引出抽头后形成的等效电感；所述 内导体的长度小于工作波长的八分之一，所述同轴线的阻抗为40 Ω -180 Ω ;所述PIN开关 为8?16对，所述电容阵列包含电容器9?17个；所述PCB板平面与所述内导体垂直，所述 PCB板四周直接接地并与所述外壳相连，所述内导体为镀银紫铜管、镀银紫铜棒或镀银铝合 金棒，所述外壳为镀锡钢外壳、错合金外壳或紫铜外壳，所述外壳的内壁镀银；所述PIN开 关阵列驱动器和带现场可编程与频率编码的存储器安装在所述外壳的侧面金属夹层内。
3. 根据权利要求2所述的新型跳频共址滤波器，其特征在于：所述同轴线的阻抗为 50Ω-120Ω，所述内导体引出两个抽头，所述内导体的长度小于工作波长的十六分之一；所 述PIN开关为10?12对，所述电容阵列包含电容器11?14个。
4. 根据权利要求3所述的新型跳频共址滤波器，其特征在于：所述新型跳频共址滤波 器为双调谐共址滤波器、三调谐共址滤波器或四调谐共址滤波器。
5. 根据权利要求3所述的新型跳频共址滤波器，其特征在于：所述电容阵列分为三组， 采用不同的偏置电路，第一组：对于6个容量较小的电容，PIN开关的开、关两种状态的电容 增量为ACi = CV(l+CPINX2/Ci)，电容阵列的电容量从小到大，电容增量呈二进制；第二 组：对于4-6个容量较大的电容，其电容量大小相差不大，不呈二进制；第三组：剩下1-2只 电容，直接旁路接地，不带PIN开关。
【文档编号】H03H9/46GK203883783SQ201420291291
【公开日】2014年10月15日 申请日期:2014年6月3日 优先权日:2014年6月3日
【发明者】章锦泰, 王倩倩 申请人:成都宏明电子股份有限公司