一种基于铁镍基非晶合金磁芯的PCB板上微电感结构的制作方法

本发明涉及微电子技术及半导体器件领域，具体涉及一种微电感器件，特别是涉及一种基于铁镍基非晶合金磁芯的PCB板上微电感结构。该微电感结构实现了无源元件的集成，大大节约了PCB板面积，对产品的小型化、轻薄化有重大意义。

背景技术：

目前，电子设备小到电子手表、计算器、通用电脑，大到计算机、通讯电子设备、军用武器系统，只要有集成电路等电子元器件，他们之间的电气互连都要用到PCB。有统计表明，电感、电容、电阻三大无源器件在电路板中占到元器件数目的80％-90％，占基板面积的70％-80％，而芯片面积只占一个系统的10％。电路设计中电源部分的电感元件往往占用电源板表面40％以上面积。高效率、低成本、高度集成是当前电力电子器件发展的重要驱动力。通过无源器件集成、纳米CMOS技术和先进封装领域的联合创新来开发封装电源模块(PSiP)和芯片电源模块(PwrSoC)的技术平台，是实现电力电子器件高密度化的有效途径。电感是最基本的电子元器件之一，由其构成的功率电感器、扼流器、滤波器等是电子电路中必不可少的重要元件。现有的分立电感一般是贴装芯板表面上，占用表面贴装空间，并且需要使用较多的电感，焊接点的数量多，影响可靠性，增加成本。而且分立式电感器的尺寸已经减小到物理极限，集成化的需求日益突出，开发性能优异的片上电感或板上电感成为了微电子行业的重要挑战。

在这种背景下，PCB电感集成技术已成为国内外研究的热点，其发展与微型化工艺提高和高性能磁芯材料开发这两个方面是息息相关的。与芯片上电感技术相比，PCB上电感技术有如下优点：与传统的PCB工艺兼容，成本低；可利用印刷工艺的准确性，严格控制电感尺寸的各个主要参数；可以制作双面的电感，使得功率密度极大地提高；可以解决片上电感的一些问题，如芯片电感占用较大的芯片面积，电感的直流电阻大(高达几欧姆)等问题；此外由于功率转换所产生的热量可从PCB表面散失，热分布更均匀。因此，与PCB板上集成电感相关的材料研发、结构设计、制作工艺一直受到业界的广泛关注。

技术实现要素：

本发明的目的是针对现有技术的不足和市场对微型化电感器件的需求，提供了一种基于铁镍基非晶合金磁芯的PCB板上微电感结构，其与芯片电感应用不同，铁镍基非晶合金PCB板上微电感结构布置在多层PCB板的线路层中，属于封装电源模块(PSiP)技术及系统封装技术领域，利用多层PCB的制备技术来实现电感的结构。同时，电感磁芯的制备过程中解决了芯板导电层布置的技术困难，也克服了表面粗糙度大对电镀工艺的影响。

为实现上述目的，本发明是通过以下技术方案实现的：

一种基于铁镍基非晶合金磁芯的PCB板上微电感结构，所述微电感包括薄膜磁芯和线圈，其设计方式为：所述薄膜磁芯作为线圈的内芯，即线圈螺旋缠绕于薄膜磁芯之外；或者，所述薄膜磁芯作为外芯，即线圈包裹于薄膜磁芯之内；所述PCB板设计为多层，包括芯板、半固化片和表层合金箔；当所述薄膜磁芯作为外芯时，薄膜磁芯位于多层PCB板最外层，即所述线圈以平面螺旋薄膜形式制备在芯板表面，所述薄膜磁芯在多层PCB板的最外侧以合金箔的形式与半固化片、线圈和芯板压合到一起；当所述薄膜磁芯作为线圈的内芯时，薄膜磁芯位于多层PCB板内部，即所述芯板表面先制备薄膜磁芯，再在芯板的两面都覆盖半固化片和线圈(线圈作为表层合金箔)，通过在PCB板上制备镀铜通孔实现芯板两面线圈的线路互连(即通过镀铜通孔(HDI孔)实现薄膜磁芯外线圈线路的缠绕)。

所述PCB板上微电感结构中，可以包含多层磁芯和多层线圈，通过在芯板一侧或两侧设置磁芯或线圈线路，以及调整层压时芯板的数量，即可得到不同层数磁芯与线圈的电感结构。

所述的基板或芯板包括但不限于刚性基板、挠性基板和柔性基板等。

所述薄膜磁芯为铁镍基非晶合金，其微观组织为非晶结构。

所述铁镍基非晶合金中，铁元素含量为20-65wt.％，镍元素含量为20-70wt.％，铁和镍两者含量之和为70-90wt.％，稀土元素含量为0.1-5wt.％，其余为磷；其中：所述稀土元素为La、Ce、Nd、Eu、Sm和Gd中的任意一种或两种；该铁镍基非晶合金薄膜磁芯由直流电镀方法制备，可根据需要制作气隙、凹槽或其他特定形状，具体制备过程可参考申请号为201510061511.9(发明名称：一种基于铁镍多元合金薄膜磁芯的微型电感)的发明专利申请。

所述薄膜磁芯厚度为0.5～50μm，通过直流电镀的时间和电流大小控制；所述薄膜磁芯为单层结构或叠层结构，薄膜磁芯为叠层结构时，不同层内材料的组织和成分能够根据需要进行调整。

所述PCB板上微电感结构中，当所述薄膜磁芯作为内芯时，薄膜磁芯以两种方式设置在芯板表面，第一种方式为：在钛的板材或阴极辊筒上电镀可剥离的磁芯薄膜，剥离后的磁芯薄膜 再通过磁芯附着层粘结于芯板上，所述磁芯附着层为丙烯酸或环氧树脂等粘结剂；第一种方式是利用阴极基板氧化膜较厚，可以实现边电镀边剥离，其制备工艺可参考辊式连续电解法生产电解铜箔；第二种方式是直接在芯板表面制备磁芯，即，通过化学镀或溅射工艺先在芯板表面制备种子层，再在种子层上电镀薄膜磁芯，所述种子层为采用溅射或化学镀方法制备的铁镍磷非晶合金或镍磷非晶合金层；第二种制备方式中，可以通过调节和控制化学镀、电镀液中光亮剂的配比及含量，来消除基板或芯板表面粗糙度的不良影响。

所述PCB板上微电感结构中，当所述薄膜磁芯作为外芯时，首先电镀可剥离的磁芯薄膜，剥离后的磁芯薄膜再以表层合金箔的形式通过磁芯附着层粘结于半固化片上。

所述PCB板上微电感结构中，当所述薄膜磁芯作为内芯时，通过PCB板上制备镀铜通孔(HDI孔)实现芯板两面线圈的互连，形成线圈回路缠绕磁芯；当所述薄膜磁芯作为外芯时，仅需考虑PCB电感与其它层线路的兼容，通过PCB板上制备镀铜通孔(HDI孔)实现与线圈连接的引脚、引线与其它线路的互连。

与现有技术相比，本发明的有益效果是：

1、本发明为新型的基于铁镍基非晶合金磁芯的PCB板上微电感结构，属于封装电源模块(PSiP)技术及系统封装技术，实现了无源器件的集成，能大大提高功率密度，缩小产品体积。

2、本发明提出电镀铁镍磷稀土四元非晶合金在PCB板上微电感的应用还未有报导。

3、本发明从PCB电感制备工艺来说除了可以使用传统方法直接在PCB板上布置导电层电镀磁芯薄膜的方法外，还可以实现磁芯独立制备，不受PCB板粗糙度的影响。

4、本发明磁芯和线圈均可由直流电镀工艺制备，利用了现有的多层PCB板制备、压合技术，容易产业化。

5、本发明中提出的铁镍基非晶合金PCB电感，可利用印刷工艺的准确性，严格控制电感尺寸的各个主要参数，电感尺寸可从厘米缩小到毫米微米尺度，体积小，性能高。

附图说明

图1为本发明基于铁镍基非晶合金磁芯的PCB板上微电感结构剖视图(线圈缠绕磁芯的形式)。

图2为本发明利用直流电镀方式制备基于铁镍基非晶合金磁芯的PCB板上微电感结构的流程图；其中：

图(a)在基板1上准备好磁芯附着层或种子层2；

图(b)在磁芯附着层或种子层2上制备铁镍基非晶合金磁芯3；

图(c)准备铜箔6、半固化片4与刚制备好磁芯的芯板按顺序叠合，准备压合；

图(d)压合后半固化片4加压加热后固化成型；

图(e)制备镀铜通孔后刻蚀外层铜箔6形成线圈5。

图3为在包含三层或三层以上芯板的PCB板上微电感结构图；图中：(a)顶层线圈线路形式；(b)磁芯及其芯板；(c)底层线圈线路形式。

图1-3中：1-芯板；2-磁芯附着层或种子层；3-磁芯；4-半固化片；5-线圈；51-顶层线圈；52-底层线圈；6-铜箔；7-镀铜通孔；8-引线；9-引脚。

图4为化学镀制备磁芯附着层再电镀；图中：(a)电镀前界面截面；(b)电镀后界面截面的微观结构。

图5为磁芯薄膜的微观结构；图中：(a)电镀前粗糙基体；(b)电镀磁芯薄膜后。其中，电镀前基体粗糙度测定为Ra＝0.315μm，其轮廓线上最大山峰Rp及最深波谷Rv分别为1.586μm及1.314μm；电镀后Ra＝0.218μm，且Rp＝0.699μm，Rv＝1.030μm。

具体实施方式

下面结合附图及实施例对本发明作进一步详细说明。

本发明基于铁镍基非晶合金磁芯的PCB板上微电感结构，包括薄膜磁芯和线圈，其设计方式为两种：第一种方式为：薄膜磁芯作为线圈的内芯，即线圈螺旋缠绕于薄膜磁芯之外；第二种方式为：薄膜磁芯作为外芯，即线圈包裹于薄膜磁芯之内；所述PCB板设计为多层，包括芯板、半固化片和表层合金箔；当所述薄膜磁芯作为外芯时，薄膜磁芯位于多层PCB板最外层，即所述线圈以平面螺旋薄膜形式制备在芯板表面，所述薄膜磁芯在多层PCB板的最外侧以合金箔的形式与半固化片、线圈和芯板压合到一起；当所述薄膜磁芯作为线圈的内芯时，层压时薄膜磁芯位于多层PCB板内部，即所述芯板表面先制备薄膜磁芯，再在芯板的两面都覆盖半固化片和线圈(线圈作为表层合金箔)，通过在PCB板上制备镀铜通孔(HDI孔)实现芯板两面线圈的线路互连。该PCB板上微电感结构中，可以包含多层磁芯和多层线圈，通过在芯板一侧或两侧设置磁芯或线圈线路，以及调整层压时芯板的数量，即可得到不同层数磁芯与线圈的电感结构。

所述的基板或芯板包括但不限于刚性基板、挠性基板和柔性基板等。

所述薄膜磁芯为铁镍基非晶合金，磁芯成分结构均可调控。通过调节直流电镀液的成分与电镀工艺，可达不同元素含量的铁、镍、磷、稀土多元合金薄膜镀层，其中铁的质量百分含量为20-65％，镍的质量百分含量为20-70％，铁和镍两者质量百分比之和为70％-90％，稀土元素的质量百分比为0.1％-5％，其余为磷。其中，稀土元素可选择La、Ce、Nd、Eu、Sm、Gd中的任意一种或两种。通过调节电镀时间与电镀工艺可控制镀层厚度0.5μm-50μm。

所述PCB板上微电感结构中，当所述薄膜磁芯作为内芯时，薄膜磁芯以两种方式设置在芯板表面，第一种方式为：在钛的板材或阴极辊筒上电镀可剥离的磁芯薄膜，剥离后的磁芯薄膜再通过磁芯附着层粘结于芯板上，所述的磁芯附着层是为了在芯板上布置磁芯准备的，可选择丙烯酸或环氧树脂等粘结剂；第一种方式是利用阴极基板氧化膜较厚，可以实现边电镀边剥离，其制备工艺可参考辊式连续电解法生产电解铜箔；第二种方式是直接在芯板表面制备磁芯，即，首先通过化学镀或溅射工艺先在芯板表面制备铁镍磷非晶合金或镍磷非晶合金层种子层，再在种子层上电镀薄膜磁芯；第二种制备方式中，可以通过调节和控制化学镀、电镀液中光亮剂的配比及含量，来消除基板或芯板表面粗糙度的不良影响。

所述PCB板上微电感结构中，当所述薄膜磁芯作为外芯时，首先电镀可剥离的磁芯薄膜，剥离后的磁芯薄膜再以表层合金箔的形式通过磁芯附着层粘结于半固化片上。

所述PCB板上微电感结构中，当所述薄膜磁芯作为内芯时，通过PCB板上制备镀铜通孔(HDI孔)实现芯板两面线圈的互连，形成线圈回路缠绕磁芯；当所述薄膜磁芯作为外芯时，仅需考虑PCB电感与其它层线路的兼容，通过PCB板上制备镀铜通孔(HDI孔)实现与线圈连接的引脚、引线与其它线路的互连。

上述基于铁镍基非晶合金磁芯的PCB上微电感结构按如下步骤制备：

(1)制备磁芯材料；

(2)将线圈、半固化片及已经制备磁芯的基板按一定顺序叠合，准备层压；

(3)将叠合好的线圈、半固化片、磁芯基板进行层压；

(4)按电感设计所需进行刻蚀，及对层压好的多层PCB板钻孔，制备出HDI孔来实现层间的上下线路、引线、引脚互连。

实施例1

图1是本实施例基于铁镍基非晶合金磁芯的PCB板上微电感结构，其为薄膜磁芯作为线圈内芯的方式，层压时薄膜磁芯位于多层PCB板内部。该电感结构包括：芯板1、磁芯附着层或种子层2、磁芯3、半固化片4和线圈5，在芯板1上待制备磁芯的一侧或两侧先制作磁芯附着层或种子层2，然后制备出磁芯3。将制备好磁芯3的芯板两侧使用半固化片4与铜箔6层压到 一起形成整个PCB上微电感。根据电感所需设计，在芯板1两侧的铜箔6上进行刻蚀得出所需布线图形，形成线圈5、引线8和引脚9。

所述线圈5包括平面布线的顶层线圈51和底层线圈52，需要通过在PCB板上制备镀铜通孔(HDI孔)7实现顶层线圈51与底层线圈52布线的互连，形成通路；所述的芯板1及磁芯3数量可根据需要增加，形成多层磁芯的电感，即PCB电感可以由三层以上板层压组合而成。图3是包含三层或三层以上芯板的PCB板上的微电感结构，磁芯和芯板的数量可根据需要进行调整。

所属磁芯3有两种以上布置方式，若磁芯采用粘结于芯板上的方式，则通过磁芯附着层(丙烯酸、环氧树脂等粘结剂)粘结磁芯；若磁芯采用直接电镀的形式，则先在芯板表面通过化学镀或溅射制备种子层，再在种子层上直流电镀磁芯。种子层为铁镍磷非晶合金镀层或镍磷非晶合金镀层。

图2是本实施例基于铁镍基非晶合金磁芯的PCB板上微电感结构的制备工艺流程图，该工艺步骤为：

(1)准备一侧或两侧带磁芯附着层或种子层2的芯板1，如图2(a)；

(2)在磁芯附着层或种子层2上制备铁镍基非晶合金薄膜磁芯3，如图2(b)；

(3)准备双层铜箔6及半固化片4与刚制备好磁芯的芯板按顺序叠合，准备压合，如图2(c)；

(4)将叠好的多层板送入真空液压机压合，半固化片4加压加热后固化粘合各层芯板1及外层铜箔6，如图2(d)；

(5)根据电感设计需要，在多层板上钻孔、制备并电镀铜，形成跨线路层互连需要的镀铜通孔(HDI孔)7；

(6)使用化学刻蚀使外层铜箔6形成线圈5(包括顶层线圈51和底层线圈52)、引线8及引脚9，如图2(e)。

上述步骤(2)电镀铁镍基非晶合金的磁芯时，增加200Oe平行于膜面方向的磁场进行沉积。电镀液组成为FeSO₄为0.039mol/L，NiSO₄为0.061mol/L，NaH₂PO₂为0.1mol/L，CeCl₃为1g/L，H₃BO₃为0.5mol/L，Na₃C₆H₅O₇为0.1mol/L，其余为添加剂及去离子水。电镀工艺参数为：电镀阳极采用Fe和Ni纯金属板，电流密度36mA/cm²，调节镀液pH值为2，加热至55℃，电镀时间为30min进行电沉积。图4为PCB板上磁芯薄膜电镀前后的界面组织照片，分析表明PCB板表面的粗糙度不影响磁芯薄膜的电镀制备，且电镀薄膜可以有效改善表面的粗糙度(见图5)。

步骤(5)HDI孔的制备包括去钻孔污物碎屑、化学沉铜、电镀增厚铜层三个过程，目的是形成跨层间的线路互连。

步骤(6)中刻蚀过程应是制作与所需图形相反的干膜覆盖于铜箔上，在裸露的图形上电镀一层镍金或者锡保护所需的线路图形，然后再用NaOH碱液把电镀覆盖的膜层洗掉，使用铜刻蚀液将不需要的铜箔刻蚀。