用于产生模块化堆叠式集成电路的系统及方法与流程

本申请案主张2014年6月23日提出申请的第62/015,530号美国临时申请案及2014年10月1日提出申请的第62/058,372号美国临时申请案的优先权，所述临时申请案出于任何目的以其全文引用的方式并入本文中。

技术领域

本发明涉及集成电路的领域，且特定来说涉及用于提供模块化堆叠式集成电路(例如，用作嵌入式计算系统)的系统及方法。

背景技术：

电子系统的设计需要使用通过专门化制作工艺制造的电子组件。电子系统通常通过将若干个电子组件连接在一起而建立于印刷电路板上。对于需要极端小型化及超低电力操作的应用，以印刷电路板及离散组件建立的系统导致笨重且具低能量效率的设计。尤其对于‘物联网’应用，电路需要利用小电池(例如扣式电池)操作达延长的时间周期。利用当前现有技术的针对嵌入及物联网设计的目前技术水平的装置趋向于牺牲性能及功能性来实现较长电池寿命。以其它方式，当前技术中的小型化及电力减小可通过将电路集成于单片半导体上而实现，其代价是纳米尺度工程设计、昂贵设计工具以及长开发循环及制造周转时间。因此，可需要用于提供具有小外形规格及低电力消耗的模块化堆叠式集成电路的经改进方法及系统。

技术实现要素：

描述用于产生包括模块化堆叠式集成电路的嵌入式计算系统的系统及方法。根据本文中的一些实例，一种系统包含基底芯片，所述基底芯片可包含用于将裸片附接到所述基底芯片的多个附接狭槽。所述附接狭槽中的一或多者可为可编程附接狭槽。所述基底芯片可进一步包含用于互连附接到所述基底芯片的所述裸片的电路。举例来说，所述基底芯片可包含多个纵横开关，所述纵横开关中的每一者与所述多个附接狭槽中的相应者相关联。所述基底芯片可进一步包含配置块，所述配置块适于接收及发射用于在将一或多个裸片附接到所述基底芯片时确定一或多个附接狭槽的被电连接信号线的测试信号，且进一步适于接收用于将所述纵横开关的信号(包含电力及接地)通道编程的配置数据。

在根据本发明的一些实例中，一种系统可包含具有多个附接狭槽的基底芯片。所述系统进一步包含在所述多个附接狭槽中的相应者处附接到所述基底芯片的多个裸片(还称为模块化块、组件、模块化组件或小芯片)。所述基底芯片的所述附接狭槽中的一或多者可为可编程的。所述基底芯片可进一步包含用于互连附接到所述基底芯片的所述裸片的电路。举例来说，所述基底芯片可包含多个纵横开关，所述纵横开关中的每一者与所述多个附接狭槽中的相应者相关联。所述基底芯片进一步包含测试与配置块，所述测试与配置块适于接收及发射用于在将一或多个裸片附接到所述基底芯片时确定一或多个附接狭槽的引脚的性质的测试信号，且进一步适于接收用于将所述纵横开关的信号通道编程的配置数据。

产生模块化集成电路的方法可包含：将第一裸片耦合到基底芯片的第一附接狭槽且将第二裸片耦合到所述基底芯片的第二附接狭槽，所述基底芯片包括耦合到所述第一及第二附接狭槽中的相应者的第一及第二可编程纵横开关；确定所述基底芯片的第一金属触点阵列与第一裸片触点之间及所述基底芯片的第二金属触点阵列与第二裸片触点之间的连接性以产生对准数据；在所述第一及第二可编程纵横开关的相应存储器元件中接收用于所述第一及第二可编程纵横开关的配置数据；及基于所述所接收配置数据及所产生对准数据而将所述第一及第二可编程纵横开关的信号通道编程。

附图说明

图1是根据本发明的实例的包含基底芯片的系统的框图。

图2是根据本发明的实例的包含基底芯片及附接到基底芯片的多个模块化裸片的系统的简化俯视图。

图3是沿着图2中的线3-3截取的图2中的系统的简化横截面图。

图4是图解说明图2中的系统的特定组件的简化等轴分解视图。

图5是根据本发明的系统的功能框图。

图6是根据本发明的可配置接线盒的功能框图。

图7A是根据本发明的具有多个可编程纵横开关的基底芯片的实例的说明。

图7B是包括用于将图7A中的实例中的纵横开关编程的配置数据的配置表。

图8是根据本发明的一些实例的系统的框图。

图9A是根据本发明的一些实例的图8中的系统的特定组件的框图。

图9B是根据本发明的其它实例的图8中的系统的特定组件的框图。

图10是根据本发明的被电连接凸块的轮廓映射的实例。

图11是根据本文中的一些实例的用于测试及对准的方法的流程图。

图12是根据本发明的其它实例的系统的框图。

图13是根据本文中的其它实例的用于测试及对准的方法的流程图。

图14是根据本发明的一些实例的包含测试与配置块的系统的框图。

图15是根据本发明的一些实例的包含测试与配置块的系统的框图。

图16是根据本发明的用于产生堆叠式集成电路的方法的流程图。

图17是根据本发明的电子系统的简化等轴视图。

图18是图17中的电子系统的简化横截面图。

图19是根据本发明的其它实例的电子系统的简化等轴视图。

图20是根据本发明的又一些实例的电子系统的简化等轴视图。

具体实施方式

下文陈述特定细节以提供对附图中所描绘的实施例的充分理解。然而，一些实施例可不包含所有所描述细节。所属领域的技术人员将清楚，可在不存在这些特定细节的情况下实践本发明的实施例。在一些实例中，可能不展示众所周知的结构以便避免不必要地使本发明的所描述实施例模糊。此外，本文中所描述的特定实施例以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。

现在参考图1到6，将描述根据本发明的实例的包含基底芯片的系统。图1展示系统10的框图。系统10包含由半导体材料制成的基底芯片100。基底芯片100包含多个附接狭槽110及与多个附接狭槽110中的相应者相关联的多个可配置接线盒120。基底芯片100还包含一或多个功能块，所述功能块嵌入于基底芯片中或以包括经配置以提供可为不同类型的应用所共用的功能性的电路132、134、136(在本文中可互换地称为块或模块)的小芯片130的形式附接。举例来说，基底芯片100可包含若干块，所述块提供例如以下的功能性：电力管理(例如，块132)、输入/输出(例如，块134)、电压调节、时钟、安全及互连。基底芯片100可包含可经配置以用于测试基底芯片100与附接到基底芯片100的裸片之间的连接并使所述连接对准的一或多个测试与配置块(例如，块136)。根据本发明的测试与配置块还可提供用于将可配置接线盒(例如，盒120)编程的功能性，如将进一步描述。基底芯片100可耦合到封装300。

如所描述，基底芯片100包含用于将裸片200(本文中还称为组件200或模块化组件200)耦合到基底芯片100的多个附接狭槽110。基底芯片100可包含用于将任何数目个裸片耦合到基底芯片100的任何数目个附接狭槽。个别裸片可包括用于执行事实上任何所要功能性的电路(例如，块210、220、230)。附接狭槽110指的是基底芯片100的触点侧140上的区域111(例如，参见图4)。个别附接狭槽包括用于形成与可附接到基底芯片100的组件200的电连接的多个金属触点112。基底芯片100的金属触点112可具有例如柱、垫、凸块或微凸块的任何几何形状且可由例如金属的导电材料制成。在实例中，基底芯片100的金属触点112可包括金属表面凸块或微凸块、金属柱、金属垫或将金属制成金属触点的任何其它构件。表面凸块与凸块可在本文中互换地使用。

类似地，个别组件200包括触点侧204且包含金属触点202(例如，表面凸块)，所述金属触点可在大小、形状或布置上不同于基底芯片100的金属触点112的大小、形状或布置。基底芯片100的金属触点112可以但不必均匀地间隔开。

附接狭槽110中的一或多者可为可编程的，使得其可适应包括事实上任何类型的电路且具有不同输入/输出通道(本文中还称为信号线的信号通道)及走线需要的各种裸片中的任一者。以此方式，可使用根据本发明的基底芯片并堆叠经配置以提供可为所要的不同功能性的不同裸片来产生堆叠式集成电路。如将进一步描述，可将电路示意图加载到基底芯片100上，且可将附接狭槽110编程为基于所述示意图提供输入/输出通道。与给定附接狭槽110相关联的金属触点112的数目、大小及/或间距不必与特定裸片200的金属触点202的数目、大小及/或间距对应。附接具有不同于基底芯片的金属触点的金属触点的裸片的能力可实现模块化以及减小根据本发明的嵌入式计算系统的复杂性及制造和组装成本。可由基底芯片与裸片上的金属触点的大小、形状及布置的差异导致的个别金属触点之间的不对准可由根据本发明的测试与配置块(例如，块136)解决。

图2到4图解说明根据本发明的实例的系统20的不同视图。系统20包含基底芯片100、多个模块化裸片200及封装300。图2是系统20的简化俯视图，图3是沿着图2中的线3-3截取的系统20的简化横截面图，且图4是系统20的简化分解视图。在图2到4中的实例中，多个裸片200耦合到基底芯片100以产生嵌入式计算系统22。图2到4中所展示的特定数目个个别裸片仅为说明性的，且将理解，包括经编程为具有任何类型的功能性的任何数目个裸片的实施例在本发明的范围内。

在一些实例中，根据本发明的裸片200可包含经配置以提供处理器、存储器、传感器、致动器、接收器、发射器、专用裸片或其组合的功能性的电路。在本文中的实例中，系统20包含多个裸片或模块化组件200，所述裸片或模块化组件包含配置为处理器的第一块210、配置为存储器的第二块220、配置为无线电器件的第三块230及配置为传感器的第四块240。系统20还可包含离散组件(例如，组件250、260)，例如晶体、电容器及电感器(作为实例)。

多个裸片200可包含：第一裸片200-1，其包括第一块210，可包含第一裸片金属触点212(例如，第一裸片表面凸块212)；第二裸片200-2，其包括第二块220，可包含第二裸片金属触点222(例如，第二裸片表面凸块222)；第三裸片200-3，其包括第三块230，可包含第三裸片金属触点232(例如，第三裸片表面凸块232)等等。裸片200中的任一者的金属触点212可以但不必均匀地间隔开。裸片200可具有不同形状及大小，且可具有定为不同间距及大小的金属触点202。如将了解，第四裸片表面凸块242中的个别者大于第二裸片表面凸块222中的个别者但小于第三裸片表面凸块232中的个别者。个别裸片的表面凸块可布置成规则或不规则阵列(例如，第二裸片表面凸块的阵列224、第三裸片表面凸块的阵列234、第四裸片表面凸块的阵列244)。阵列中的表面凸块之间的间隔(还称为间距)可不同。举例来说，阵列244中的表面凸块的间距可比阵列234中的表面凸块的间距细，但比阵列224中的表面凸块的间距粗。图2到4中所展示的裸片表面凸块的特定实例仅出于说明目的而提供，且将理解，金属触点(例如，表面凸块、条带等)的形状、大小及布置的任何组合可用于根据本发明的实施例中。

裸片200可通过以下操作安装到基底芯片100：以面对面关系布置所述裸片与基底芯片(例如，使其分别的触点侧204与140彼此面对)，使得基底芯片的金属触点中的至少一些(例如，表面凸块112)与裸片的金属触点中的至少一些(例如，表面凸块202)物理接触。可将接触的表面金属凸块熔融以在基底芯片100上的电路与裸片200上的电路之间进行电连接(本文中还称为互连)。如将了解，用于使用焊料凸块以面对面方式将裸片或芯片耦合在一起的已知表面安装技术可具有特定缺点。举例来说，可需要大的制造精确度来产生包含具有精确或接近精确间距的焊料凸块阵列的裸片或芯片。另外，可需要费劲的对准来确保一个裸片的特定凸块位于与配合裸片的特定凸块接触所需的精确位置中。根据本发明的用于产生堆叠式集成电路(例如，嵌入式计算系统22)的系统及方法可减小所需制造精确度且简化嵌入式计算系统的组装。

嵌入式计算系统22可耦合到封装300(例如)以保护系统22的敏感组件免受物理损坏。封装300可围封系统22的至少一部分且因此给系统22提供额外强度及刚性。在一些实例中，封装300可完全或部分围封裸片200及/或基底芯片100。在图2到4中的实例中，封装300包含腔或凹部310。基底芯片100可耦合到封装300，其中基底芯片100的触点侧140面对腔310，使得在将基底芯片100耦合到封装300时裸片200接纳于封装300的凹部310中。以此方式，封装300可保护裸片及金属连接免受损坏。腔310可通过减小系统20的总厚度而提供较低外形设计的增加的优点。封装300可包含用于将嵌入式计算系统22电耦合到外部组件(例如，较大计算系统的电路板及/或额外电源)的金属垫320及连接器330。

现在参考图5到7，进一步详细地描述基底芯片100的特征。图5展示系统30(例如，嵌入式计算系统22)的功能框图，所述系统包含基底芯片100及耦合到基底芯片100的多个模块化块200。基底芯片100包含多个接线盒120，每一接线盒与基底芯片100的附接狭槽110相关联。基底芯片100包含多个总线150(例如，水平总线及垂直总线)。水平总线152用于信息传递。水平总线可包含数据通道、控制通道及测试/调试通道。垂直总线154(例如，从基底芯片100的触点侧进入接线盒的总线)用于将模块化组件200连接到基底芯片100。垂直总线可包含数据通道、控制通道、测试/调试通道及电力供应连接。通道与信号线可在本文中互换地使用。如先前所描述，基底芯片100还可包含电力管理电路(例如，电力管理模块132)、输入/输出电路(例如，I/O模块134)及测试与对准电路(例如，测试与配置模块136)。基底芯片100还可包含经配置以提供上拉/下拉功能性(例如)以防止电节点浮动且还提供电力及接地连接的电路(例如，图7A的块138)。

接线盒120可为在制造时以及在运行时间期间在现场可编程的。即，基底芯片100可借助于接线盒120的可编程性而为现场及/或工厂可编程的。因此，接线盒120可在本文中可互换地称为可配置接线盒120。在一些实施例中，接线盒120中的一或多者可使用可编程纵横开关122实施，如图6及7中所展示。

现在参考图6及7，接线盒120可包括纵横开关122，所述纵横开关可与基底芯片100的特定附接狭槽110相关联。如图7A中所展示，纵横开关122包括布置成矩阵配置的多个开关123。纵横开关122进一步包括形成互连线的交叉图案的多个输入/输出(I/O)通道，可通过闭合位于给定相交点处的开关而在所述互连线之间建立连接。

基底芯片100的纵横开关122可为可基于配置数据而编程的，所述配置数据存储于基底芯片100的相应接线盒120上或被发射到所述相应接线盒。接线盒120可包含存储器元件124(本文中还称为现场可编程配置块124)，所述存储器元件可经配置以存储用于将纵横开关122的输入/输出通道编程的配置数据。配置数据可经由配置总线156加载到现场可编程配置块124上。在一些实例中，对应于所要电路示意图的配置数据可加载到基底芯片100上。所述配置数据可用于配置纵横开关122的个别开关123的接通/关断状态以便提供所要连接性。图7B中的表160展示通过加载到基底芯片100上的配置数据形成的互连以提供图7A中所展示的实例性连接性方案。

如将了解，个别附接狭槽110可包含比特定组件200可需要的多的数目个可用附接信号线(本文中还称为引脚)。举例来说，个别附接狭槽110可包含多个金属触点(例如，基底芯片表面凸块)，且每一个别凸块可充当附接信号线。与基底芯片表面凸块的数目相比，附接到基底芯片100的个别裸片可包含相同或较少数目个金属触点(例如，裸片表面凸块)。即，附接到基底芯片的个别块可包含多个信号线，且可使其信号线中的全部或一些电耦合到模块化裸片及基底芯片中的其它块的信号线。在一些实例中，与给定附接狭槽110相关联的金属触点的仅一部分可为现用的(例如，电耦合到基底芯片100上的另一金属触点及/或电路)。

在图7A及7B中的实例中，传感器块240具有两个信号线，且传感器块240的两个信号线s1及s2均通过纵横开关中的一或多者电连接到基底芯片及所附接裸片上的其它块。特定来说，传感器块240的信号线s1可通过闭合开关x1到x6耦合到处理器块210的信号线p4，且传感器块240的信号线s2可通过闭合开关x7到x13耦合到无线电器件块230的信号线r3、存储器块220的信号线m4及处理器块210的信号线p6以及耦合到基底芯片块(例如，基底芯片100的块132、134及136)。无线电器件块230具有三个信号线，且所述信号线中的两者电耦合到基底芯片100且经由所述基底芯片电耦合到裸片上的块。如上文所提及，无线电器件块230的信号线r3经由开关x7到x13耦合到传感器块240的信号线s2、存储器块220的信号线m4及处理器块210的信号线p6以及耦合到基底芯片块(例如，基底芯片100的块132、134及136)。无线电器件块230的信号线r2经由开关x14到x16耦合到处理器块210的信号线p5，且无线电器件块230的信号线r1被解耦。存储器块220包括5个信号线，其中的四者被耦合，且处理器块210使其信号线中的全部连接到基底芯片并经由基底芯片100连接到其它组件块。以此方式，可将电连接的事实上任何所要组合编程到每一接线盒120的纵横开关122中以便将组件200的事实上任何组合耦合在一起。

如先前所描述，基底芯片100可包含测试与配置块(例如，块136)，所述测试与配置块可提供特定测试与对准功能性以及实现基底芯片100的可配置接线盒120的可编程性。举例来说，所述测试与配置块可包含经配置以产生用于确定基底芯片的金属触点与附接到基底芯片的裸片的金属触点之间的连接性的测试信号的电路。在其它实例中，所述测试与配置块可经配置以接收用于将基底芯片100的纵横开关中的一或多者编程的配置数据。现在参考图8到14，将进一步描述根据本发明的基底芯片的测试与对准功能性。

图8展示根据本发明的一些实例的系统40。系统40可包含本文中所描述的系统10、20、30的特征中的一些或全部。举例来说，系统40可包含基底芯片400，所述基底芯片包括与基底芯片400的附接狭槽410相关联的表面凸块412的阵列414。基底芯片400还可包含测试与配置块436。阵列中的基底芯片表面凸块412中的每一者经由测试总线420耦合到测试与配置块436。图9A及9B展示根据本发明的一些实例的测试与配置块436、436’。

现在参考图8及9，裸片450可耦合到附接狭槽410。如所图解说明，裸片450包括多个裸片表面凸块452，例如，凸块I到IX。基底芯片凸块412布置成阵列，所述阵列包括比裸片表面凸块452的间距细的间距。因此，当将裸片450耦合到基底芯片400时，裸片表面凸块452与基底芯片表面凸块412称作呈一对多配置。基底芯片400可经配置以适应具有任何数目及/或大小的表面凸块的任何种类的裸片。在一些实例中，裸片表面凸块可具有与基底芯片凸块相同的大小及/或间距。举例来说，在其中基底芯片凸块与裸片表面凸块为相同或几乎相同的大小的实施例中，基底芯片与裸片凸块可呈一对一配置，如参考图12及13进一步描述。

基底芯片400包含测试与配置块436，所述测试与配置块经配置以通过确定基底芯片表面凸块412与裸片表面凸块452之间的连接性而解决基底芯片400与裸片450之间的不对准。在图8中的实例中，附接狭槽410包括布置成行1到15及列a到p的基底芯片表面凸块412的15x16阵列。出于说明的目的，每一基底芯片表面凸块412由一字母数字字符识别(例如，1a到15a对应于基底芯片表面凸块的阵列的第一列中的凸块)，然而，将理解，图8中所展示的凸块的数目及特定布置仅为示范性的，且不限制本发明的范围。类似地，裸片芯片表面凸块452(例如，凸块I到IX)的数目及布置也仅为说明性且并非限制性的。

当将裸片定位到根据本发明的基底芯片上时，裸片表面凸块中的个别一者可与基底芯片凸块中的一或多者物理接触且可因此与其电连接。在图8中的实例中，裸片表面凸块IV与基底芯片表面凸块9c、10c、9d及10d接触。裸片表面凸块V至少与基底芯片表面凸块9g及9h接触但不与基底芯片表面凸块9i接触。

测试与配置块436包含用于发射及接收测试信号的电路，所述测试信号可用于在将裸片450附接到基底芯片400之后确定基底芯片400与裸片450之间的电连接性。测试与配置块436可包含经配置以执行如下文将进一步描述的额外功能性的额外电路440，如将参考图14及15进一步描述。

在一些实例中，测试与配置块436可包含一或多个测试头块438。测试头块438可包括多个发射/接收块439，每一发射/接收块耦合到基底芯片表面凸块412中的个别者。发射/接收块439可配置为将测试信号发射到其所耦合到的个别凸块及从所述个别凸块接收测试信号。在对准测试期间，发射/接收块439中的一者经配置以将测试信号发送到所述特定发射/接收块所耦合到的基底芯片表面凸块412。发射/接收块439中的其它者(举例来说，耦合到相邻基底芯片表面凸块的发射/接收块)经配置以充当监听器块(例如，这些发射/接收块经配置以响应于测试信号而接收响应信号)。如将了解，响应信号将从由于连接到同一裸片表面凸块而电短接在一起的基底芯片表面凸块接收且将不从被隔离的基底芯片表面凸块接收。

在图9A中的实例中，基底芯片凸块9g耦合到发射/接收块439-9g，基底芯片凸块9h耦合到发射/接收块439-9h，且基底芯片凸块9i耦合到发射/接收块439-9i。在测试程序期间，块439-9h可经配置以将测试模式发射到接收凸块(例如，凸块9h)，而监听器块(例如，块439-9g及439-9i)经配置以从相邻凸块9g、9i接收测试模式。测试模式借助于监听器块439-9g耦合到电连接到接收凸块9h所连接到的同一裸片表面凸块(例如，凸块V)的凸块9g而在监听器块439-9g处接收。测试模式不在439-9i上接收，因为439-9i未电连接到439-9h。接收凸块及所有经短接凸块共同分组成一组被电连接凸块430。针对所有基底芯片表面凸块412重复此测试程序以识别额外的若干组被电连接凸块。关于若干组的经识别被电连接凸块的信息(例如，对准信息)可被存储且随后用于配置基底芯片与附接到基底芯片的裸片之间的信号的路由。

图9B展示根据本发明的其它实例的测试与配置块436’。在图9B中的实例中，替代使用测试模式，测量模拟电参数以确定连接及其质量。类似于测试与配置块436，测试与配置块436’包含用于发射及接收测试信号的电路，所述测试信号用于在裸片450将附接到基底芯片400之后确定基底芯片400与裸片450之间的连接性。举例来说，测试与配置块436’可包含一或多个测试头块438’。测试与配置块436’可包含额外电路440’，所述额外电路可包含电路440的功能性中的一或多者。

测试头块438’可包括多个测试块439’，每一测试块耦合到基底芯片表面凸块412中的个别者。发射/接收测试块439’可配置为发射测试信号及从个别凸块接收测试信号。在此情形中，替代发送测试模式(如同图9A中的实例)，由电压信号或电流信号驱动受测试的基底芯片表面凸块(例如，凸块9h)，同时使相邻凸块(例如，凸块9g及9i)接地。测量相邻凸块处的电流或电压改变以确定相邻凸块之间的电连接性。在一些实例中，在进行电测量时使用凸块对配置。即，驱动所述对中的一个凸块，同时使所述对中的第二相邻凸块接地，且相邻者对中的其余者为电浮动的。在其它实例中，使用多凸块配置，其中使被驱动凸块的多个相邻凸块接地(例如，如图9B中所展示)。测试结果可被存储且随后用于确定对准并配置凸块连接。

如将了解，在一对多配置中，一或多个基底芯片表面凸块可连接到单个裸片表面凸块。图10图解说明可使用测试与配置块436、436’产生的连接性轮廓映射480的实例。连接性轮廓映射480指示连接到裸片表面凸块的基底芯片表面凸块。所述映射包括单元484的阵列482，所述阵列具有对应于图8中的阵列(例如，行1到15及列a到p)的大小。阵列482中的个别单元484对应于基底芯片表面凸块412中的个别者且相应地以对应字母数字字符标示。在连接性轮廓映射480上被加阴影的单元对应于电连接到裸片芯片表面凸块的基底芯片表面凸块。阴影单元的群集486对应于连接到同一裸片表面凸块的基底芯片表面凸块的群组。在图10中的实例中，阴影单元的九个群集486中的每一者与和裸片芯片凸块接触的所连接基底芯片表面凸块的群组(本文中还称为被电连接凸块的群组或组)对应。所连接基底芯片表面凸块的群组中的个别凸块(例如)通过将耦合到所连接基底芯片表面凸块的群组的开关群组设定为可为所要的相同接通或关断状态而被一起走线。

图11展示根据本发明的用于测试与对准的方法500的流程图。方法500可用于确定呈一对多配置的凸块连接。测试程序500的特定步骤可体现于测试与配置块436、436’中。

所述方法通过选择基底芯片表面凸块(例如，测试凸块)进行测试而开始，如方框510中所展示。接下来，将耦合到测试凸块的发射/接收块配置为将测试信号发射到测试凸块，如方框520中所展示。将耦合到邻近基底芯片表面凸块(本文中还称为相邻凸块)的发射/接收块配置为接收信号，如方框530中所展示。将测试信号发送到测试凸块且记录针对相邻凸块的响应，如方框540中所展示。如果记录到针对相邻凸块的响应，那么所述相邻凸块具有与受测试凸块的电连接，且因此将与受测试凸块被一起走线。换句话说，如果从给定相邻凸块接收到响应信号，那么将所述相邻凸块指定为经短接凸块，如方框550中所展示。将测试凸块与经短接凸块分组成一组被电连接凸块，如方框560中所展示。重复这些步骤以确定多个被电连接凸块群组或组。在已识别若干组被电连接凸块之后，将开关配置为使被电连接凸块一起走线，如方框570中所展示。可基于加载到基底芯片上的配置数据而针对若干组被电连接凸块中的一或多者将纵横开关的输入/输出通道的走线编程。在一些实例中，可不需要测试所有基底芯片表面凸块，因为可在识别基底芯片表面凸块的子组之后实现基底芯片与附接到基底芯片的裸片之间的恰当对准及连接性。换句话说，举例来说，在以下情形中识别电耦合到基底芯片的信号线的所附接裸片的至少一个凸块可为足够的：所附接裸片在到基底芯片的连接中仅具有平移不对准(例如，在横向方向上的不对准)且不具有旋转不对准(例如，在径向方向上的不对准)。举例来说，在以下情形中识别电耦合到基底芯片的信号线的所附接裸片的至少两个凸块可为足够的：所附接裸片在到基底芯片的连接中具有旋转不对准。将理解，基底芯片400的测试与配置块(例如，块436或436’)可用于解决在包含径向方向(如图8中所展示)及/或横向方向(如图12中所展示)的任何方向上的不对准。

如先前所描述，裸片表面凸块可具有与基底芯片表面凸块相同的大小及/或间距。图12展示根据本发明的其它实例的系统40’的实例。系统40’可包含本文中所描述的系统(例如，系统10、20、30)的特征中的一些或全部。系统40’包含基底芯片400’。基底芯片400’可包含根据本发明的基底芯片的特征中的一些或全部。举例来说，基底芯片400’可包含至少一个附接狭槽410’及与附接狭槽410’相关联的多个基底芯片表面凸块412’。基底芯片表面凸块412’布置成阵列414’。在此实例中，图解说明15x16阵列，但基底芯片表面凸块412’的阵列可具有事实上任何大小。基底芯片表面凸块412’布置成包括行1到15及列a到p的阵列。类似于图8中的实例，为了说明的清晰，由字母数字字符识别基底芯片表面凸块中的个别者(例如，凸块2a到2p为布置于阵列的第二列中的基底芯片表面凸块)。系统40’还包含测试与配置块436”，且基底芯片表面凸块412’的每一者经由测试总线420’耦合到测试与配置块436”。测试与配置块436”可包含测试与配置块436、436’的特征中的一些或全部。

裸片450’可在附接狭槽410’处耦合到基底芯片400’。裸片450’可包含多个裸片表面凸块452’(例如，凸块I’-IX’)。基底芯片表面凸块412’具有与裸片表面凸块452’相同的大小。裸片表面凸块间隔开使得裸片表面凸块中的个别一者仅接触一个基底芯片表面凸块。因此，基底芯片400’与裸片450’可称作呈一对一配置。将了解，裸片450’不必具有数目与基底芯片凸块的数目相同的凸块。举例来说，裸片450’可具有较少数目个裸片表面凸块，如在图12中所展示的实例中。然而，具有与基底芯片凸块的阵列相同或几乎相同的凸块阵列(例如，相同大小、间距及数目)的裸片在本发明的范围内。如可观察到，裸片450’并非在附接狭槽410’上方居中。基底芯片400’的测试与配置块436”可经配置以解决附接到基底芯片400’的裸片的此横向不对准。

测试与配置块436”包含用于发射及接收测试信号的电路，所述测试信号可用于在将裸片450’附接到基底芯片400’之后确定基底芯片400’与裸片450’之间的连接性。测试与配置块436”可包含经配置以执行如本文中所描述的额外功能性的额外电路。

测试与配置块436”可包含一或多个测试头块438’，所述测试头块包括多个发射/接收块439’，每一所述发射/接收块耦合到基底芯片表面凸块412’中的个别者。发射/接收块439’可配置为将测试信号发射到其所耦合到的个别凸块发射及从所述个别凸块接收测试信号。在对准测试期间，发射/接收块439’中的一者经配置以将测试信号发送到所述特定发射/接收块所耦合到的基底芯片表面凸块412’。耦合到其它基底芯片表面凸块的发射/接收块439’经配置以响应于测试信号而接收响应信号。

还参考图13，现在描述用于确定呈一对一配置的凸块连接的方法600。方法600通过选择预期用作电力(或接地，或信号)凸块的基底芯片凸块而开始，如方框610中所展示。耦合到选定凸块的发射/接收块经配置以用于测试信号发射。基于类似预期，存在通过所附接裸片电力(或接地，或信号)网格短接的其它所预期电力(或接地，或信号)凸块，因此所述方法通过以下操作继续：选择预期用作电力或接地凸块的额外凸块作为监听器凸块并将耦合到这些额外凸块的发射/接收块配置为接收信号(例如，监听器块)，如方框630及640中所展示。测试方法基于通过将测试信号注入于受测试凸块中并监听连接到同一电力(或接地)网格的其它所预期凸块上的响应而验证此预期。接着，在受测试凸块上发射测试信号并在连接到同一电力或接地网格的所预期凸块(还称为监听器凸块)上监听响应。如果如所预期在监听器凸块上接收到测试信号，那么将监听器凸块的位置记录为对应于经验证裸片附接位置(如方框650中所展示)，且所述位置可随后用于通过其耦合信号线。如果未接收到所预期响应，那么所述预期是不正确的，且将对所预期监听器凸块的其它组合进行测试，如方框660中所展示。在针对基底芯片上的凸块中的全部或一些完成此序列之后，针对所述凸块中的全部或一些确定走线配置并将其编程到接线盒中，如方框670中所展示。为了实现恰当对准及连接性，识别仅几个凸块可为足够的。

图14及15展示根据本发明的包含测试与配置块的系统的框图。系统70、70’包含测试与配置块700、700’。测试与配置块700、700’包括配置状态机710、710’，所述配置状态机包含初始化控制器块714。初始化控制器块714可经配置以执行与针对系统的启动及供电序列相关联的功能。测试与配置块710、710’进一步包括一或多个存储器单元。举例来说，测试与配置块710、710’可包含非易失性永久存储器720、720’。存储器720、720’可在制造时通过外部测试器与编程器800、800’编程，所述外部测试器与编程器使用示意图连接性与裸片凸块映射810来计算开关配置820以将基底芯片100的纵横开关122编程。

配置状态机710、710’可经配置以驱动控制通道以控制电压调节器、测试通道及开关配置通道。系统70、70’还可包含测试I/O接口730，所述测试I/O接口经配置以用于将测试向量推向基底芯片表面凸块及从基底芯片表面凸块拉动测试向量。开关矩阵配置接口740将开关配置加载于分布式纵横开关矩阵中。电力供应接口750负责接通及关断电压调节器以进行电力定序。

在图14中的实例中，系统70的测试与配置块700包含可用于存储配置数据(例如，现场可编程配置及运行时间对准开关配置数据)的运行时间易失性存储器722。系统700的配置状态机710还包含可经配置以执行根据本发明的用于测试与对准的方法(例如，方法500及/或600)的对准控制器块712。

在图15中的实例中，系统70’可经配置以使用外部数据来执行对准测试。系统70’可经配置以耦合到外部测试器与编程器800’，所述外部测试器与编程器包含经配置以执行根据本发明的测试与对准方法(例如，方法500及/或600)的对准测试块713。系统70’的永久存储器720’可在制造时由外部测试器与编程器800’编程。外部测试器与编程器800可组合对准信息和示意图连接性与裸片凸块映射810以计算开关配置820’且经由程序接口850将所述开关配置提供到系统70’。

描述用于产生模块化集成电路的方法。根据一些实例，如图16中所展示，方法800可包含将裸片耦合到基底芯片(方框810)，所述基底芯片包括可编程纵横开关。所述方法可进一步包含执行测试与对准以产生对准信息(方框820)，所述对准信息包含对被电连接金属触点群组的识别。所述方法可进一步包含检索用于基底芯片的纵横开关中的一或多者的配置数据(方框830)。举例来说，基底芯片可耦合到外部编程器(例如，外部测试器与编程器800、800’)，且所述配置数据可从所述外部编程器接收并加载到基底芯片上，如在图15中的实例中。所述方法可进一步包含组合配置数据与对准信息(方框840)以确定纵横开关中的个别开关的接通/关断状态。在一些实例中，基底芯片上的测试与配置块经配置以组合配置数据与对准信息，如在图14中的实例中。在其它实例中，配置数据及对准信息由外部编程器组合并经由程序接口提供到基底芯片，如在图15中的实例中。所述方法可接着通过根据经组合配置数据与对准信息将纵横开关编程(方框850)而继续。

进一步参考图17到19描述根据本发明的包括嵌入式计算系统的电子系统的额外实例性实施方案。

实例1

图17及18展示根据本发明的包括基底芯片及模块化裸片的电子系统的视图，所述电子系统使用扇出型晶片级封装来封装。电子系统1000包括根据本文中的实例中的任一者的嵌入式计算系统(本文中还称为硅混合物1010)，所述嵌入式计算系统可包含基底芯片100及所附接裸片(例如，裸片200-1、200-2、200-3及200-4)。举例来说，硅混合物1010可包括图2中所展示的嵌入式计算系统22。硅混合物1010封装于可包括电介质材料1011(例如环氧树脂)的扇出型晶片级封装1001内。封装1001提供布线资源以通过金属连接垫1004将硅混合物1010连接到外部及离散电子组件(例如电池1005、晶体振荡器1002-1、1002-2)以及外部组件(例如致动器1006)。从连接垫1004到硅混合物1010的连接使用穿模具通孔(例如，通孔1003-1及1003-2)来进行。仅展示几个通孔来减少视图中的混乱。所述封装还可容纳以封装1001的电介质材料建立的嵌入式天线及/或射频组件1011。系统1000可充当提供可为所要的计算及感测功能性以及包括通信能力的完整电子系统。根据本文中的实例建立的电子系统可非常紧凑。

实例2及3

图19及20展示根据本发明的包括基底芯片及模块化裸片的电子系统的额外实例，所述电子系统使用印刷电路板型封装来封装。系统1100及1100’包含根据本文中的实例中的任一者的基底芯片100及裸片(例如，裸片200-1、200-2、200-3及200-4)。

在图19及20中的实例中，包括基底芯片100及所附接裸片的硅混合物1010进一步附接到印刷电路板型封装(例如，板衬底305、305’)，所述印刷电路板型封装又可耦合母板或者衬底自身可装纳包括额外电子组件的其它电路以形成完整电子系统。在图19中的实例中，板衬底305可包含腔310，且硅衬底1010可至少部分地接纳于腔310内。可使用用于将硅混合物1010安装到封装的任何已知技术，包含使用焊料凸块(例如，如图19中所展示)或使用穿硅通孔(TSV)3010及接合线3020(例如，如图20中所展示)的表面安装技术。

如将了解，可通过本文中的实例获得特定优点。可根据本发明的实例实施超低/小外形规格、可重配置且低电力计算系统，所述系统包含使得能够使用均匀间隔开的多个电接口连接将预制作通用裸片/小芯片组装到集成电路中的可编程层(例如，基底芯片)。空间过取样(例如，一对多配置)可用于电接口连接及走线，从而使系统不可知裸片/小芯片的凸块占用面积。另外，系统可为现场及工厂可编程的。可在基底芯片上提供所有裸片/小芯片所需的特定常见功能，例如电压调节器。可根据本文实例获得的小型化可导致基底芯片中的较低电力损耗，这又允许系统级电力减小。如将进一步了解，可通过将先前使用的基底芯片的接线盒重新编程而通过在所述基底芯片上使用新裸片/小芯片而将所述同一基底芯片用于制作升级新系统。根据本发明的基底芯片的编程可通常描述为包含以下的两步骤过程：1)确定哪些基底芯片表面凸块连接到所附接裸片的凸块，及2)根据所要电路示意图且在将在第一步骤期间确定的基底芯片与裸片之间的经验证连接考虑在内的情况下使信号路由。本文中所描述的优点本质上是说明性的，且将理解，一些实施例可包含所描述特定优点中的一些、全部或不包含所描述特定优点。

从前述内容将了解，虽然本文中出于说明的目的已描述本发明的特定实施例，但可在不背离本发明的精神及范围的情况下做出各种修改。因此，本发明不受所附权利要求书以外的限制。