高速模拟比较器的制作方法

以下描述涉及集成电路器件(“IC”)。更具体地，以下描述涉及用于IC的高速模拟比较器。

背景技术：

模拟信号与更高频频率的应用更加相关，尤其是高速的信号处理应用。在一些模拟应用中，可能会使用传统的异步模拟比较器。然而，由于回转延迟(slewing latency)，对于一些高速模拟应用而言，传统的模拟比较器太慢。此外，一些传统的异步模拟比较器可能具有高阻抗节点，这限制了电路的带宽。因此，能够克服与传统模拟比较器相关联的一个或多个上述限制的模拟比较器是满足需要并且有用的。

技术实现要素：

一种大体涉及电压转换的装置。在该装置中，放大器被耦接以接收输入电压和参考电压，从而提供偏置电压。第一转换器和第二转换器被耦接至所述放大器以接收所述偏置电压。所述第一转换器包括第一跨导器和第一逆变器。所述第一跨导器被耦接至所述放大器，以接收所述偏置电压从而调整第一偏置电流，并且接收第一差分输入。所述第一逆变器具有第一反馈器件，所述第一反馈器件耦接所述第一逆变器的输入至输出，以提供第一跨阻抗放大器负载。所述第一逆变器被耦接至所述第一跨导器。所述第二转换器包括第二跨导器和第二逆变器。所述第二跨导器被耦接至所述放大器，以接收所述偏置电压从而调整第二偏置电流，并且接收第二差分输入。所述第二差分输入是具有相反极性的所述第一差分输入。所述第二逆变器具有第二反馈器件，所述第二反馈器件耦接所述第二逆变器的输入至输出，以提供第二跨阻抗放大器负载。所述第二逆变器被耦接至所述第二跨导器。

一种大体涉及电压转换的异步模拟比较器。在该异步模拟比较器中，放大器被耦接以接收输入电压和参考电压，从而提供偏置电压。第一转换器和第二转换器被共同地耦接至所述放大器的输出端口以接收所述偏置电压。所述第一转换器包括：第一跨导器和第一逆变器。所述第一跨导器包括：第一电流源电路，其被耦接以接收所述偏置电压；第一差分输入电路，其被耦接至所述第一电流源电路；以及第一电流镜电路，其被耦接至所述第一差分输入电路。所述第一跨导器的所述第一差分输入电路具有第一输出节点。所述第一逆变器具有第一反馈器件，所述第一反馈器件串联耦接所述第一逆变器的输入至输出，以提供第一跨阻抗放大器负载。所述第二转换器包括：第二跨导器和第二逆变器。所述第二跨导器包括：第二电流源电路，其被耦接以接收所述偏置电压；第二差分输入电路，其被耦接至所述第二电流源电路；以及第二电流镜电路，其被耦接至所述第二差分输入电路。所述第二跨导器的所述第二差分输入电路具有第二输出节点。所述第二逆变器具有第二反馈器件，所述第二反馈器件串联耦接所述第二逆变器的输入至输出，以提供第二跨阻抗放大器负载。所述第二逆变器的第二输入节点被耦接至所述第二跨导器的所述第二输出节点。

一种大体涉及电压转换的方法。在该方法中，输入电压和参考电压之间的值差被放大，以提供偏置电压。用所述偏置电压偏置第一跨导器和第二跨导器。第一差分输入被输入至所述第一跨导器。第二差分输入被输入至所述第二跨导器。所述第一差分输入是具有相反极性的所述第二差分输入。用所述第一跨导器生成与所述第一差分输入有关的第一电流，以用于将所述第一电流的一部分输入至第一跨阻抗放大器负载。用第二跨阻抗放大器负载生成与所述第二差分输入有关的第二电流，以用于输入至所述第二跨导器。从所述第一跨阻抗放大器负载输出第一输出电压。从所述第二跨阻抗放大器负载输出第二输出电压。

通过考虑具体实施方式和权利要求，其它特征就会被意识到，具体如下。

附图说明

附图显示了示例性的装置和/或方法。然而，附图不能用于限制权利要求的范围，其仅能用于解释和理解。

图1-1是描绘了示例性的异步模拟比较器和/或电平移位器的方框图；

图1-2是描绘了示例性比较器的示意图；

图1-3是描绘了另一示例性比较器的示意图/方框图；

图2是描绘了示例性比较器的流程的流程图；

图3是简化的方框图，其描绘了示例性的柱状的现场可编程门阵列(“FPGA”)架构。

具体实施方式

在下面的描述中，详述的许多具体细节对本申请中描述的具体实施例进行了更为透彻的描述。然而，本领域技术人员很显然可以在不使用所有下述具体细节的情况下实践这些实施例的一个或多个其它的实施例和/或变化。在其它实例中，没有详细描述众所周知的特征，以防止模糊本申请中的示例的描述。为了便于展示，在不同的图表中使用了相同的数字标号来指代相同的项目；然而，在可选的实施例中，这些项目可以不同。

在描述在一些附图中示例性地描绘的实施例之前，提供了概述以助于进一步的理解。

一般来说，模拟比较器是时钟驱动的或者是异步的。在下面额外详细地描述了异步模拟比较器。这种比较器可以被用于低延迟或低延时的异步应用。该比较器包括两个电压-电流-电压转换器，这两个转换器是彼此之间的复制，只不过差分输入的极性相反。每个电压-电流-电压转换器均包括具有跨导器(transconductor)，跨导器具有可调的尾电流级(“跨导级”)，跨导级后接有或者级联有跨阻抗放大器负载级(“跨阻级”)。跨导级的输出节点被耦接至跨阻级。偏置(biasing)会被提供至这种转换器以改善平衡，从而使得跨导级和跨阻级能够在不引入静态偏移(static offset)的情况下进行操作，这种平衡能够给比较器带来最理想的偏置或跳变点(trip point)。每个转换器均包括跨导级和跨阻级，从而使得在平衡的情况下，在这些级之间的耦接节点内只存在很少甚至没有电流流动。然而，如果在这些级的输入中存在静态偏移，那么偏置的情况继续保持，就好像这种静态偏移不存在一样。这种跨阻级实际上是一种跳变点偏置的逆变器，其可以具有低阻抗输入，因为电流反馈被用于耦接这种跨阻级的输入和输出。偏置电压或偏置电流可以被用于将转换器平衡至该跳变点。

沿着该思路，描述了一种用于高速信号处理的电路。在一种实现方式中，该电路可以被用作异步模拟比较器。该比较器可以包括两个电压-电流-电压转换器或者增益级，其结合有具有平衡的偏置反馈回路，并且被耦接以取消静态偏移。通过组合两个电压-电流-电压转换器，这两个转换器的输入端子的极性彼此相反并且具有偏置控制回路，在经受任何线性限制(linearity limits)的情况下，不管差分输入信号是否平衡，在最优的偏置或跳变点上，CMOS兼容的输出级可以被维持。因此，具有快速响应时间的电路可以被使用，从而为异步电路带来低回转延迟(slewing latency)。

将上面的一般理解记在脑中，下面大体描述了用于异步模拟比较器的各种配置。

图1-1是描绘了示例性异步模拟比较器和/或电平移位器100的方框图。为了更加清楚，并且只是出于示例而非限制目的，异步模拟比较器和/或电平移位器100被进一步描述成“比较器”100。

比较器100可以是差分模拟比较器。比较器100可以被耦接以接收差分输入117，差分输入117包括正-侧(plus-side)或正-轨道(plus-rail)的输入电压117P，以及负-侧(minus-side)或负-轨道(minus-rail)的输入电压117M。比较器100可以是平衡的、低延迟的比较器，如下额外详细的描述。然而，更普遍地，这种比较器100可以被用在各种模拟信号处理应用中，包括但不限于高速无线和有线通信。比较器100，或者它的电路拓扑结构，可以被用于高速电平移位，低占空比失真(“DCD”)的电流型逻辑(“CML”)信号链，和/或低噪声的CML信号链。

沿着该思路，在此描述的电路被用作为高速电平移位器，因为差分输入级和差分输出级不需要处于相同电源电压电平。因为在跨导输入级和跨阻抗输出级之间的接口是电流型的，因此不同的供电轨道可以被用于这些级。在此描述的电路能够与低噪声设计相兼容，因为只用了两个级来从小信号CML有效地去到大摆动的CMOS。级的数量很少，这使得噪声成分更少。在此描述的电路可以用于低DCD的CML链，因为偏置结构的平衡性质意味着输出级可以在跳变点上被最优地偏置。因此，描述的差分模拟比较器100只是出于清楚目的，而非限制目的。

比较器100可以被电源电压总线109和148偏置，电源电压总线109和148可以处于相同或不同的电压电平，如下额外的详细描述。比较器100可以被耦接至地110，并且可以被耦接以接收偏置电压102，从而调节比较器100的平衡，如下额外的详细描述。比较器100可以提供差分输出147，差分输出147具有输出电压147-1和输出电压147-2。

对于高速信号，输入电压117P和117M可以具有针对共模电压的小的摆幅，也就是说，在该实施例中是适当地处于电源电压电平和地之间。在该实施例中，输入电压117P和117M可以是沿着差分输入117操作的线性区域，在下面会额外详细地描述一个实施例。如下额外详细的描述，对于输入电压117P和117M，其被提供至给各自差分输入的NMOS晶体管的栅极并且彼此之间极性相反，输入电压117P和117M的范围大约是被用于偏置该NMOS晶体管的电源电压电平的百分之50至90，例如对于1V的Vdd，范围大约是0.50V至0.90V。该应用可以用于输入电压117P和117M之间小的差值，其可以用于高速应用，在高速应用中，用于比较器100的“low-tau”是很有用的。low-tau一般的意思是低延迟或延时。然而，输入电压117P和117M之间的更大的差值也可以被使用，例如用于CMOS实现方式的输入电压117P和117M的范围可以是大约地至CMOS电源电压电平。然而，如果实施了全部的CMOS-电平的摆幅，那么比较器100的low-tau特性可能就会被牺牲。一般而言，比较器100具有有限的余量(headroom)，因此比较器100可以被用于高速应用，其中比较器100的共模电压的范围大约是电源电压电平的百分之50至90，以实现足够的余量。

图1-2是描绘了示例性比较器100的示意图。图2是描绘了示例性比较器流程200的流程图，其可以与图1-2或图1-3的比较器100一起使用。因此，同时参考图1-2和2来进一步描述比较器100和比较器流程200。

在该实施例中，比较器100包括放大器101。放大器101可以被耦接以接收输入电压121和参考电压122。在该实施例中，输入电压121被提供至放大器101的正端口，而参考电压122被提供至放大器101的负端口。比较器100进一步包括电压-电流-电压转换器(“转换器”)111和电压-电流-电压转换器(“转换器”)112，并且转换器111和112在共同的偏置输入节点138处被共同地耦接至放大器101的输出端口，从而接收来自放大器101的偏置电压102。如下额外详细的描述，转换器111和112通常是彼此的复制，只不过差分输入是相反的。因此，转换器111和112中对应的晶体管彼此之间是匹配的。在这种结构中，放大器101可以是用于提供输出电压的传统电压增益放大器。然而，在另一结构中，可调电流源103和104可以被并入跨导放大器101中(例如，对该电压差输入进行响应而将电压差输入转换放大的电流输出)，以提供各自的偏置电流113和114，而不是偏置电压102。

偏置电压102可以被提供至转换器111和112的各自的可调电流源103和104。在该实施例中，偏置电压102是正电压(即不小于地或零伏特)。沿着该思路，CMOS放大器101可以被配置成为偏置电压102提供至少最低标准量(de minimis amount)的偏置电压，通常大约是中轨的(mid-rail)，从而保持放大器101的增益。然而，甚至在线性平衡的情况下，偏置电压102也不需要很小。更普遍地，偏置电压102可以取决于由偏置电压102驱动的电流源103或者电流源104的几何结构/大小，以及由该电流源113产生的偏置电流113或114的量。虽然不同的参考数字被用于可调电流源103和104，但是这些电流源可能具有相同的结构和相同的晶体管大小，以便进行相同的操作。该偏置电压102的值可能进一步取决于工艺变量，包括但不限于用于提供该电流源113的晶体管的晶体管阈值电压。沿着该思路，如果输入电压121等于参考电压122，那么输出电压147-1、147-2可能接近于Vdd/2或者一些其它合适的共模输出电压。该偏置电压102可以被用于操作电流源电路105-1和电流源电路105-2各自的可调电流源103和104的n型晶体管，以分别向转换器111和112提供偏置电流113和114。这些偏置电流113和114可以被认为是分别的尾电流，或者更具体地，是整个尾电流的各个部分。

在该实施例中，生成的偏置电压102处于正电源电压和地之间；然而，在另一结构中(例如，DMOS或双极的)，电源偏置可以是在正电压电平和负电压电平之间。然而，如下文额外详细描述的那样，描述了具有正电压的CMOS结构。对于图1-2的比较器100的所有电路而言，以及对于在下文进行额外详细描述的图1-3的比较器100的所有电路而言，这种结构允许使用单个电源电压电平和共同的地。

在281，放大器101放大输入电压121和参考电压122之间的差值，以提供偏置电压102。一旦比较器100至少接近于平衡和线性，偏置电压102就将会成为小电压。这种小偏置电压102帮助比较器100以使其具有low-tau，这是因为与大电压差相比，在小电压差之间移动通常涉及更少的时间。

电压-电流-电压转换器111包括跨导器131和逆变器141。电压-电流-电压转换器112包括跨导器132和逆变器142。跨导器131包括电流源电路105-1、差分输入电路106-1和电流镜电路107-1。跨导器132包括电流源电路105-2、差分输入电路106-2和电流镜电路107-2。在282，第一跨导器131和第二跨导器132均被由在281提供的偏置电压102进行偏置。更具体地，电流源电路105-1和电流源电路105-2各自的可调电流源103和104均可以使用在281提供的偏置电压102进行偏置。

在该实施例中，电流镜电路107-1和107-2均包括一对p型晶体管115和116，电流镜电路107-1和107-2的每个晶体管116均具有被耦接至电源电压总线109的源极区域。在该实施例中，电源电压总线109处于Vdd电压电平；然而，除了Vdd之外的其他电压电平也可以被用在其它实施例中。此外，每个电源电压总线109均可以是相同或不同的电压总线，只要它们的电压电平相同。每个电流镜电路107-1和107-2的晶体管115和116被共栅极连接。电流镜电路107-1的晶体管116的漏极区域被耦接至其自身的栅极，并且被耦接至输入侧节点(input-side node)118-1，而电流镜电路107-2的晶体管116的漏极区域被耦接至其自身的栅极，并且被耦接至输入侧节点118-2。

在该实施例中，差分输入电路106-1和106-2均包括一对n型晶体管123和124。差分输入电路106-1的晶体管123具有栅极，该栅极被耦接以接收输入电压117P的正极侧或阳极侧或轨的电压，而差分输入电路106-1的晶体管124具有栅极，该栅极被耦接以接收输入电压117M的负极侧或阴极侧或轨的电压。差分输入电路106-2的晶体管124具有栅极，该栅极被耦接以接收输入电压117P的正极侧或阳极侧或轨的电压，而差分输入电路106-2的晶体管123具有栅极，该栅极被耦接以接收输入电压117M的负极侧或阴极侧或轨的电压。结合起来，输入电压117P和117M向模拟比较器100提供了差分输入电压。

在283，第一差分输入被提供至第一跨导器131。一般来说，与在283的操作同时，在284，第二差分输入被提供至第二跨导器132。更具体地，来自输入电压117P和117M的第一差分输入被提供至跨导器131，而来自输入电压117P和117M的第二差分输入被提供至跨导器132。当被提供至跨导器131和132各自的差分输入电路106-1和106-2时，第一和第二差分输入彼此之间是反相的。

沿着该思路，差分输入电路106-1的晶体管123的漏极区域被耦接至其自身的输出或输出侧节点108-1，而差分输入电路106-2的晶体管123的漏极区域被耦接至其自身的输出或输出侧节点108-2。差分输入电路106-1的晶体管124的漏极区域被耦接至输入侧节点118-1，而差分输入电路106-2的晶体管124的漏极区域被耦接至输入侧节点118-2。差分输入电路106-1的晶体管123和124的源极区域被共同地耦接至共同的过渡源极节点119-1，而差分输入电路106-2的晶体管123和124的源极区域被共同地耦接至共同的过渡源极节点119-2。然而，在另一具体实现中，分开的过渡源极节点可以被用于跨导器131和132的晶体管123和124，以用于源极退化的结构，从而例如增加比较器100的操作的线性区域。

在该实施例中，电流源电路105-1和105-2均包括一对电流源，其可以是n型晶体管电流源。电流源电路105-1的固定电流源125被耦接在过渡节点119-1和地110之间，而电流源电路105-2的固定电流源125被耦接在过渡节点119-2和地110之间。电流源电路105-1的可调电流源103被耦接在过渡节点119-1和地110之间，而电流源电路105-2的可调电流源104被耦接在过渡节点119-2和地110之间。此外，在该实施例中，偏置电压102是正电压，其可以被用于在线性区域内调节可调电流源103和104的n型晶体管，从而分别为转换器111和112提供偏置(“尾”)电流113和114。这将会调节尾电流113和114，以用于转换器111和112的平衡操作。换句话说，偏置电流113和114可以被用于平衡变换器111和112，并且由于放大器101的电压输入121和122可能彼此之间十分接近，偏置电压102可能很小。例如，对于放大器101，输出电压可以是Vdd/2+A(Vin-Vref)，其中A是放大器101的增益，而Vin-Vref是提供至放大器101的输入电压的差。

电流源电路105-1和105-2包括可调电流源103和可调电流源104，可调电流源103和104分别与电流源电路105-1和105-1中的每一个的固定电流源125并联耦接。由可调电流源103和固定电流源125以及可调电流源104和固定电流源125中的每一对所提供的电流，可以是用于跨导器131和132中对应跨导器的总的尾电流。由可调电流源103和104提供的电流的量，取决于所使用的晶体管的大小。例如，相比于对应的小NMOS晶体管，提供可调电流源103和104的大的NMOS晶体管可以递送更多的、分别响应于小偏置电压102的偏置电流113和114。因此，大NMOS晶体管实际上可以具有更大的偏置电流范围。响应于尾电流113的变化，输出-侧节点108-1上的电压可以在电源电压和地面之间变化，而响应于尾电流114的变化，输出-侧节点108-2上的电压可以在电源电压和地面之间变化。

转换器111和112各自包括逆变器141和逆变器142。逆变器141和142中的每一个均包括耦接其输入到输出(coupled input-to-output)的反馈器件145，以提供各自的跨阻抗放大器负载。在该实施例中，该反馈器件145是电阻器(“电阻器145”)。然而，其它类型的线性器件，例如在其线性区域进行操作的MOSFET，可以被用作反馈器件145。例如，逆变器141的输入节点149-1被耦接至跨导器131的输出节点108-1，而逆变器142的输入节点149-2被耦接至跨导器132的输出节点108-2。每个逆变器141和142均具有一对晶体管，也就是p型晶体管143和n型晶体管144。

每个逆变器141和142中的晶体管143的源极区域均被耦接至电源电压总线148，电源电压总线148的电源电压电平可以与电源电压总线109的电源电压电平相同。然而，电源电压总线109和148可以是相同或不同的电源电压总线或轨道(即，迹线)。因此，逆变器141和142可以被用于电平移位。在每个逆变器141和142中，每对晶体管143和144的栅极均被共同地耦接以分别提供输入节点149-1和149-2。除了反馈元件之外(在该实施例中反馈元件是逆变器141和142中的电阻器145)，逆变器141和142与图1-3的逆变器220相同(即，几何结构/大小、极性、阈电压以及其它晶体管参数)。

每个逆变器141和142中的晶体管144的源极区域均被耦接至地110。在每个逆变器141和142中，每对晶体管143和144的漏极区域被共同地耦接以分别提供输出节点146-1和146-2。在逆变器141中，电阻器145被耦接在节点149-1和146-1之间，以提供跨阻抗放大器负载，而在逆变器142中，电阻器145被耦接在节点149-2和146-2之间，以提供另一跨阻抗放大器负载。换句话说，当差分输入117被提供至跨导器131和132时，逆变器141和142充当相对于差分输入117的分别的跨阻抗放大器负载。

逆变器141和142可以是跳变点偏置的逆变器，当分别耦接至输出-侧节点108-1和108-2时，其具有低阻抗特性，因为各自的反馈电阻器145耦接每个逆变器的输入至输出。沿着该思路，反馈电阻器145允许电流以任意方向流动，以产生逆变器141和142的输入到输出的电势变化。当比较器100平衡时，低阻抗状态可能会存在。当该逆变器的输入和输出电压彼此相同，即平衡时，具有反馈的跳变点偏置的逆变器141和142可以被偏置在最大增益和敏感点处。逆变器141和142可以进一步促进分别来自其的输出电压与CMOS的直接衔接。

转换器111的输出电压147-1可以来源于逆变器141的输出节点146-1，而转换器112的输出电压147-2可以来源于逆变器142的输出节点146-2。在该实施例中，每个电阻器145彼此之间至少近似相等，并且每个都大于大约10000欧姆(“Ω”)。在该实施例中，每个电阻器145的范围大约是40-70kΩ。通过具有大的电阻器，使得制造的电阻器彼此之间具有小的百分比差。此外，由逆变器141和142分别提供的跨阻抗放大器负载分别与分别由跨导器131和132提供的跨导级联。然而，在另一结构中，每个电阻器145可以小于10kΩ，例如范围是大约2kΩ至10kΩ。

对于低偏置电流113而言，在输出侧节点108-1上的电压倾向于向上漂移至电源电压电平，而对于高偏置电流113而言，在输出侧节点108-1上的电压倾向于向下漂移至地。同样，对于低偏置电流114而言，在输出侧节点108-2上的电压倾向于向上漂移至电源电压电平，而对于高偏置电流114而言，在输出侧节点108-2上的电压倾向于向下漂移至地面。由每对可调电流源103和相关的固定电流源125以及可调电流源104和相关的固定电流源125所提供的总的尾电流因此能够响应于偏置电压102而被调节，从而使得在对应的输出侧节点108-1或108-2上的电压等于或至少大致等于参考电压122。如果没有出现相对于比较器100的差分输入信号，那么就没有电流在反馈电阻器145中流动，因此在输出-侧节点108-1和108-2的电压以及输出电压147-1和147-2可能都是与参考电压122相同的电压。因此，通过都向上或者都向下驱动偏置电流113和114，能够平衡比较器100，并且比较器100在这之后可以被维持在平衡状态。

继续涉及图1-2和1-3的比较器100的图2的描述，在285，与在283的第一差分输入有关的第一电流161(对于该实施例大体在图1-3中被指示)是用跨导器131生成的电流的一部分。在285，该第一电流161可以被输入至逆变器141的第一跨阻抗放大器负载，其具有电阻器145的电阻。通过由具有电阻器145的逆变器141提供的跨阻抗放大器负载，该第一电流161能够被有效地转换成输出电压147-1。一般情况下，在285操作的同时，在286，与在284的第一差分输入有关的第二电流162(对于该实施例大体在图1-3中被指示)由逆变器142生成。该电流162被提供至跨导器132的输出侧节点108-2，以补偿电流差。在286，该第二电流162被输入至跨导器132。

从285生成之后，在287，来自由具有电阻器145的逆变器141提供的第一跨阻抗放大器负载的逆变器111的第一输出电压147-1被输出。同样地，一般情况下，在285操作的同时，从286生成之后，在288，来自由具有另一电阻器145的逆变器142提供的第二跨阻抗放大器负载的逆变器112的第二输出电压147-2被输出。在下面描述的可选操作289至291额外地参考了图1-2。

因为具有相反极性的相同差分输入被分别提供至转换器111和112，所以输出电压147-1和147-2响应于该差分输入而以相反的方向移动。因此，参考图1-3，输出电压147-1响应于更大的电流161而变得更大(更正)，而输出电压147-2响应于更小的电流162而变得更小(更不正)，反之亦然。

为了更加清楚，假设输入电压117M是0.60V而输入电压117P是0.70V，那么对于跨导器132而言，通常PMOS晶体管124通道其沟道的导电性比相同大小的NMOS晶体管123更好。对于跨导器132的晶体管116和115的电流镜，这意味着电流流过晶体管124的量一般会与流过晶体管116的沟道的量相同，并且因此该电流的量同样也会流过晶体管115的沟道。然而，对于该实施例，流过晶体管123的沟道的电流的量会更少。因此，流过晶体管115和123的各自沟道的电流之间的差是流向并穿过逆变器142的电阻器145的电流，即电流162。这实际上意味着输出电压147-2会降低。

对于上面的实施例，参考跨导器131，会出现电流方向上相反的差。沿着该思路，如果跟前面一样，输入电压117M是0.60V而输入电压117P是0.70V，那么对于跨导131而言，通常PMOS晶体管124通过其沟道的导电性比相同大小的NMOS晶体管123更差。对于跨导器131的晶体管116和115的电流镜，这意味着电流流过晶体管124的量一般会流过晶体管116的通道的量相同，并且因此该电流量同样也会流过晶体管115的沟道。然而，对于该实施例，流过晶体管123的沟道的电流的量会更多。因此，流过晶体管115和123各自沟道的电流之间的差是流过逆变器142的电阻器145的电流，即电流161。然而，该电流161实际上来源于逆变器141的通道，也就是来源于流过逆变器141的晶体管143的电流。实际上这意味着输出电压147-1会增大，从而补偿电流的差。

上面的实施例只是一个示例，并且当然可以使用具有其它数值的输出电压的实施例。此外，在其它实施例中，输入电压117M可以大于或小于输入电压117P，其会随差分输入117变化。因此，如果没有出现信号，也就是说没有差分输入117，那么穿过用于跨导器131和132中每一个的晶体管115和123的沟道的电流就会相同，并且输出电压147-1和147-2就因此等于参考电压122。然而，如果出现了以差分输入117形式存在的一些信号，那么代表在输出侧节点108-1的电流差和在输出侧节点108-2的电流差的分别的电流161和162就会流过分别的电阻器145。尽管电流161和162的箭头示例性地描绘了用于上述实施例的电流方向，但是从上面的描述可以领会，该电流是双向的。换句话说，在输入电压117M大于输入电压117P的实施例中，电流161会从输出侧节点108-1流出或流走，而在该实施例中，电流162会流向或流入输出侧节点108-2。

简单地说，如果流过跨导器131和132的共同耦接晶体管115和123的沟道的电流之间存在差异，那么该差异必须去向某处或者来源于某处，在该实施例中，实际上就是通过逆变器141和142中某一个逆变器的电阻器的反馈电压路径以及通过逆变器141和142中另一个逆变器的电阻器的前馈电压路径。为了更加清楚，举例说明而非限制，因为每个电阻器145时常提供反馈路径，所以这种电阻器145通常被称作反馈器件。

因此，通过将通过跨导器131的晶体管115和123的沟道的电流差乘以逆变器141的电阻器145的电阻，可以确定输出电压147-1。同样地，通过将通过跨导器132的晶体管115和123的通道的电流差乘以逆变器142的电阻器145的电阻，可以确定输出电压147-2。通过使电阻器145具有大电阻，即使是小的电流差也会导致输出电压摆动。沿着该思路，具有用于平衡的可调尾电流的跨导器131和132，分别在输出侧节点108-1和108-2提供了一些跨导电流。因此，电压差输入被转换成在输出侧节点(例如输出侧节点108-1和108-2)上的差异电流，以提供各自的跨导g_m，其中转换器级的电压增益是该跨导g_m乘以电阻器145的电阻R。因为没有偏置电流(例如来自于一对电流源103和125，或者来自于一对电流源104和125)流过任何一个电阻器145，所以电阻器145可以是大电阻。电阻器145的大电阻意味着大的输出电压摆动，并且意味着在输出侧节点(例如输出侧节点108-1和108-2)上的情况的变化是会更少地移动。因此，输出侧节点(例如输出侧节点108-1和108-2)可以起到虚拟接地的作用，并且增强了灵敏度。换句话说，如果电压增益很大，那么在输出侧节点(例如输出侧节点108-1和108-2)上的电压可以具有用于操作的、低延迟的小移动。输出侧节点108-1和108-2实际上是基于电流的节点，而不是基于电压的节点，因为这种节点是到跨阻抗放大器的输入。

图1-3是描绘了另一示例性比较器100的示意图/方框图。同时参考图1-2对比较器100的该实施例进行进一步的描述，其中，为了更加清楚而非限制，转换器111和转换器112被表示成不具有图1-2中的细节的各自的模块。因此，为了更加清楚而非限制，不再重复参考图1-2的有关比较器100的上面的描述。此外，图2的比较器流程200的上面的描述同样可以应用至图1-3的比较器100。沿着该思路，不再重复图2的比较器流程200的描述；然而，参考可选的操作289至291，其提供了对比较器流程200的额外的描述，并且其可以被图1-3的比较器100实现。因此，同时参考图1-2、1-3和2来进一步描述图1-3的比较器100。

在比较器100的该实施例中，来自放大器101输出的偏置电压102被提供至输入节点138，以用于转换器111和112的输入，正如前文所述。此外，输出电压147-1和147-2可以被提供作为电压平均器(voltage averager)210的各自的输入。虽然示例性地描绘了单独的电压平均器210以使得描述更为清楚，但是在另一结构中的放大器101可以配置有具有控制感应的电阻器梯型电路(ladder)，以便获得输出电压147-1和147-2的平均值，其中放大器101可以具有三个或更多个输入来暗中执行平均操作。在该结构中，放大器101是传统的电压放大器，也就是放大在正和负输入端口上提供的输入电压之间的任何电压差，从而提供电压输出。电压平均器210的输出是输出电压147-1和147-2的平均值，该平均值作为被提供至放大器101的输入电压121。

来源于转换器111和112各自的逆变器141和142的输出端口的输出电压147-1和147-2，被各自提供作为逆变器201和202的输入。逆变器201和202各自是用于输出的对于CMOS电平的CMOS逆变器。在该实施例中，逆变器201和202被偏置于Vdd和地之间。逆变器201的输出可以是负侧端口的电压输出203，而逆变器202的输出可以是正侧端口的电压输出204。

继续参考图2，可选地，在287的操作之后，在289，第一输出电压147-1可以从由逆变器141提供的第一跨阻抗放大器负载被反馈至电压平均器210。通常，在289的操作的同时，可选地，在288的操作之后，在290，第二输出电压147-2可以从由逆变器142提供的第二跨阻抗放大器负载被反馈至电压平均器210。可选地，在291，用电压平均器210可以生成输入电压121，以作为第一和第二输出电压147-1和147-2的平均值。例如，偏置电压102的范围可以大约是用于提供参考电压122的电源电压电平的百分之50至90。例如，如果Vdd是1V，并且参考电压Vref 122是0.5V，那么取决于绕比较器100的回路增益，输入电压121可能大约与Vref相差5mV以内。通常而言，对于平衡的输入电压，也就是说对于输入电压117P等于输入电压117M，在输出侧节点108-1和108-2上的电压可能相同。如果放大器101的增益足够高，那么输出电压147-1和147-2可以与被偏置成大约等于参考电压122的两个输出节点相同。当然，由器件错配引起的随机偏移可能会影响输入电压的平衡。

沿着上面的思路，通过反馈输出电压147-1和147-2以提供输入电压121，比较器100可以自平衡。换句话说，参考逆变器220、参考放大器101以及被反馈用于获得其平均值的输出电压提供了闭环控制。这意味着输出电压147-1和147-2的平均值实际上被驱动成大约等于参考电压122，意味着可控制的可调偏置电流113和114可以保持在相同的最优偏置情况，以用于比较器100的稳定平衡，从而提供low-tau。即使当差分输入117不是平衡的，即输入电压117P不等于输入电压117M时，仍可以维持输出电压147-1和147-2的平均值。

因为输出电压147-1和147-2以相反的方向移动，所以即使有信号的存在，即当差分输入被应用至比较器100时，输出电压147-1和147-2的平均值也能保持相对恒定，这促进了在操作过程中比较器100的低延迟。一般来说，对于比较器100的操作的线性区域，输出电压147-1偏离参考电压122的量等于输出电压147-2偏离参考电压122的量，只是符号相反，也就是说，每个偏离的大小是相同的，这意味着比较器100保持平衡。换句话说，偏置电流113和114是稳定的，也就是说，一旦设定好偏置电流113和114，就不需要改变它来响应存在的变化的信号差分输入117。因此，比较器100有效地移除了大量的“记忆效应(memory effect)”，因为维持了对提供操作的线性区域的之前差分输入117信号的处理。一般来说，只要输出电压147-1和147-2没有被轨到轨地摆动，也就是在操作的非线性区间内进行操作，这使得输出电压147-1和147-2的量级差不相同，使得偏置电流113和114调整来重新平衡比较器100，那么通过具有未被改变的偏置电流113和114可以移除“记忆效应”。

参考电压122是从CMOS逆变器220的输出提供的电压。CMOS逆变器220被偏置在电源电压总线148和地110之间。在该实施例中，电源电压总线148处于Vdd电压电平；然而，不同于Vdd的电压电平可以被用于其它实施例中。此外，每个电源电压总线148可以是相同或不同的电压总线，只要它们的电压电平相同。逆变器220包括PMOS晶体管221和NMOS晶体管222，其中晶体管221和222的漏极节点彼此耦接在共同的输出节点223，参考电压122来源于输出节点223。

在该实施例中，参考电压122来源于输出节点223，其中逆变器220的输入和输出节点彼此短路。沿着该思路，晶体管221和222的栅极彼此耦接并且被耦接至输出节点223。最后，晶体管221的源极节点被耦接至电源电压总线148，晶体管222的源极节点被耦接至地面110。

尽管另一类型的电路可以被用于提供通过使用逆变器220输入的参考电压122，例如固定带隙或者电阻梯型电路参考等，但是与在逆变器141和142中的对应晶体管相比，晶体管221和222是相同的或者大小相似的，以便使逆变器141、142和220具有相同或相似的跳变点。在具体实现中，晶体管143和221彼此之间相互匹配，而晶体管144和222彼此之间相互匹配。沿着该思路，通过使逆变器141、142和220具有相同的跳变点，占空比失真可以被避免，或者至少有实质性的降低。此外，随着过程、电压和/或温度(“PVT”)的变化，逆变器141、142和220彼此之间会相应地变化，以便维持相同的跳变点。因为没有电流流入放大器101内的CMOS输入栅极，所以参考电压122提供了逆变器220的跳变点。比较器100在该跳变点上被偏置，以便利用逆变器141和142的高增益，以及利用在输出侧节点108-1和108-2上的低阻抗，其中输出侧节点108-1和108-2分别是该逆变器141和142的输入节点。

在该实施例中，逆变器201、202和220，以及逆变器141和142，都被耦接在相同的电源电压电平之间，例如Vdd和地。虽然跨导器131和132被偏置在电源电压电平和地之间，但是跨导器131和132的电源电压电平可以与逆变器141、142、201、202和220的电源电压电平相同或不相同。在该实施例中，跨导器131和132，以及逆变器141、142、201、202和220，都被偏置至相同的电源电压电平。然而，在另一结构中，跨导器131和132之间虽然被偏置至相同的电源电压电平，但是与有关逆变器141、142、201、202和220的电源电压电平不同。一般而言，对于该实施例，放大器101的输入电压之间的差很小。

因为在此描述的一个或多个实施例可以在FPGA中实施，所以提供了这类IC的细节描述。然而，应当理解，其它类型的IC也可以受益于本申请中描述的技术，包括但不限于ASIC或者与高速操作相适应的模块功能。

可编程逻辑器件(“PLD”)是集成电路的一种众所周知的类型，其可以被编程用于执行具体的逻辑功能。一种类型的PLD，也就是现场可编程门阵列(“FPGA”)，典型地包括可编程单元块(tile)的阵列。这些可编程单元块可以包括，例如，输入/输出模块(“IOB”)、可配置逻辑模块(“CLB”)、随机存取存储器模块(“BRAM”)、乘法器、数字信号处理模块(“DSP”)、处理器、时钟管理器、延迟锁定回路(“DLL”)等等。在此使用的“包括”指的是包括但不限于。

每个可编程单元块均典型地包括可编程互连和可编程逻辑。可编程互连典型地包括大量不同长度的互连线，互连线通过可编程互连点(“PIP”)互连。可编程逻辑通过使用可编程元件执行用户设计的逻辑，其中可编程元件包括，例如，函数发生器、寄存器、运算逻辑等等。

通过将配置数据的数据流加载到对如何配置可编程元件进行定义的内部配置存储单元中，能够典型地对可编程互连和可编程逻辑进行编程。可以从存储器(例如，从外部PROM)中读取配置数据，或者可以通过外部器件将配置数据写入FPGA。单个存储单元的共同状态于是确定了FPGA的功能。

另一类型的PLD是复杂可编程逻辑器件，或者称作CPLD。CPLD包括两个或多个相互连接的“功能模块”，并且“功能模块”通过互连交换矩阵被连接至输入/输出(“I/O”)资源。CPLD的每个功能模块均包括两级的“与/或”结构，该结构与可编程逻辑阵列(“PLA”)和可编程阵列逻辑(“PAL”)器件中使用的结构类似。在CPLD中，配置数据在芯片上被典型地存储在非易失性存储器中。在一些CPLD中，配置数据在芯片上被存储在非易失性存储器中，随后被下载至易失性存储器中，以作为初始配置(编程)序列的一部分。

对于所有这些可编程逻辑器件(“PLD”)，器件的功能性由数据比特控制，其中数据比特以该目的被提供至该器件。数据比特可以被存储在易失性存储器(例如，如在FPGA和一些CPLD中的静态存储单元)、非易失性存储器(例如，如一些CPLD中的闪存)或者任何其它类型的存储单元中。

可以通过使用处理层(例如，金属层)来对其它PLD进行编程，其中处理层将器件上的各种元件可编程地互连。这些PLD被称作掩码可编程器件。也可以以其它方法，例如使用熔丝或反熔丝技术，来执行PLD。术语“PLD”或者“可编程逻辑器件”包括但不限于这些示例性的器件，还包括只被部分编程的器件。例如，一种类型的PLD包括硬编码晶体管逻辑和被可编程地互连至硬编码晶体管逻辑的可编程交换结构的组合。

如上所述，高级的FPGA包括在阵列中的一些不同类型的可编程逻辑模块。例如，图3展示了FPGA架构300，其包括大量不同的可编程单元，包括多千兆位收发器(“MGT”)301、可配置逻辑模块(“CLB”)302、随机存取存储器模(“BRAM”)303、输入/输出模块(“IOB”)304、配置逻辑和时钟逻辑(“CONFIG/CLOCKS”)305、数字信号处理模块(“DSP”)306、专用输入/输出模块(“I/O”)307(例如，配置端口和时钟端口)，以及其它可编程逻辑308，例如数字时钟管理器、模数转换器、系统监控逻辑等。一些FPGA也包括专用处理模块(“PROC”)310。

在一些FPGA中，每个可编程单元均包括可编程逻辑互连元件(“INT”)311，INT111具有与相邻单元内的可编程互连元件之间的标准连接。因此，可编程互连元件合起来一起为展示的FPGA执行可编程互连资源。可编程互连元件111也可以包括与相同单元内的可编程逻辑元件的连接，如图3顶部包括的示例所示。

例如，CLB 302可以包括可配置逻辑元件(“CLE”)312，CLE 312可以被编程以实现用户逻辑加上单个可编程互连元件(“INT”)311。除了包括一个或多个可编程互连元件之外，BRAM 303可以包括BRAM逻辑元件(“BRL”)313。通常地，单元内包括的互连元件的数量取决于单元的高度。在图示的实施例中，BRAM单元具有的高度和5个CLB相同，但是也可以使用其他的数量(例如，4个)。除了包括合理数量的可编程互连元件之外，DSP单元306可以包括DSP逻辑元件(“DSPL”)314。除了一个可编程互连元件311的实例之外，IOB 304可以包括，例如，两个输入/输出逻辑元件(“IOL”)315的实例。本领域的技术人员十分清楚，诸如被连接至I/O逻辑元件315的实际的I/O焊盘，通常不会被局限于输入/输出逻辑元件315的区域。

在图示的示例中，靠近晶粒(图3所示)中部的水平区域被用作配置逻辑、时钟逻辑以及其他控制逻辑。从该水平区域延伸出来的垂直纵列309被用于横跨FPGA的宽度来分配时钟信号和配置信号。

使用图3中展示的架构的一些FPGA包括额外的逻辑模块，这些组成FPGA很大一部分的逻辑模块拆散了常规的柱状结构。额外的逻辑模块可以释怀可编程模块和/或专用逻辑。例如，处理器模块310跨越了CLB和BRAM的一些纵列。

需要注意的是，图3只意图展示示例性的FPGA架构。例如，一行中逻辑模块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑模块的类型、逻辑模块的相对大小以及图3的顶部包括的互连/逻辑实现方式都仅仅是示例性的。例如，在实际的FPGA中，无论CLB出现在哪里，都通常包括不止一个相邻行的CLB，以便于用户逻辑的有效实现，但是相邻CLB行的数量随着FPGA的总体大小的变化而变化。

在此描述的示例性装置大体涉及用于IC的高速模拟比较器。该装置包括：放大器，其被耦接以接收输入电压和参考电压，从而提供偏置电压；第一转换器和第二转换器，其被耦接至所述放大器以接收所述偏置电压；其中所述第一转换器包括：第一跨导器，其被耦接至所述放大器，以接收所述偏置电压，从而调整第一偏置电流，并且接收第一差分输入；第一逆变器，其具有第一反馈器件，所述第一反馈器件耦接所述第一逆变器的输入至输出，以提供第一跨阻抗放大器负载；其中所述第一逆变器被耦接至所述第一跨导器；并且其中所述第二转换器包括：第二跨导器，其被耦接至所述放大器，以接收所述偏置电压从而调整第二偏置电流，并且接收第二差分输入；其中所述第二差分输入是具有相反极性的所述第一差分输入；第二逆变器，其具有第二反馈器件，所述第二反馈器件耦接所述第二逆变器的输入至输出，以提供第二跨阻抗放大器负载；其中所述第二逆变器被耦接至所述第二跨导器。

在一些该装置中，所述第一反馈器件和第二反馈器件分别包括第一电阻器和第二电阻器。

在一些该装置中，所述第一电阻器和第二电阻器彼此之间至少大约相同，并且均大于大约10000欧姆。

在一些该装置中，所述第一反馈器件和第二反馈器件分别包括第一晶体管和第二晶体管，并且所述第一晶体管和第二晶体管中的每一个均在其线性区域内操作。

该装置进一步包括：第三逆变器和第四逆变器，其分别被耦接至所述第一逆变器的第一输出端口和所述第二逆变器的第二输出端口。

在一些该装置中，所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；所述第一逆变器和第二逆变器被偏置在第二电源电压和所述地之间；并且所述第一电源电压和所述第二电源电压处于不同的电压电平。

在一些该装置中，所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；所述第一逆变器和第二逆变器被偏置在第二电源电压和所述地之间；并且所述第一电源电压和所述第二电源电压处于相同的电压电平。

在一些该装置中，所述装置进一步包括：第三逆变器，其耦接输入至输出以提供所述参考电压；所述第一逆变器、第二逆变器和第三逆变器均被配置成具有相同的跳变点；其中所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；并且其中所述第一逆变器、第二逆变器和第三逆变器被偏置在第二电源电压和所述地之间。

在另一实施例中，提供了一种异步模拟比较器。该异步模拟比较器包括：放大器，其被耦接以接收输入电压和参考电压，从而提供偏置电压；第一转换器和第二转换器，其被共同地耦接至所述放大器的输出端口以接收所述偏置电压；其中所述第一转换器包括：第一跨导器和第一逆变器；其中所述第一跨导器包括：第一电流源电路，其被耦接以接收所述偏置电压；第一差分输入电路，其被耦接至所述第一电流源电路；以及第一电流镜电路，其被耦接至所述第一差分输入电路；其中所述第一跨导器的所述第一差分输入电路具有第一输出节点；其中所述第一逆变器具有第一反馈器件，所述第一反馈器件串联耦接所述第一逆变器的输入至输出，以提供第一跨阻抗放大器负载；其中所述第二转换器包括：第二跨导器和第二逆变器；其中所述第二跨导器包括：第二电流源电路，其被耦接以接收所述偏置电压；第二差分输入电路，其被耦接至所述第二电流源电路；以及第二电流镜电路，其被耦接至所述第二差分输入电路；其中所述第二跨导器的所述第二差分输入电路具有第二输出节点；其中所述第二逆变器具有第二反馈器件，所述第二反馈器件串联耦接所述第二逆变器的输入至输出，以提供第二跨阻抗放大器负载；并且其中所述第二逆变器的第二输入节点被耦接至所述第二跨导器的所述第二输出节点。

在一些该异步模拟比较器中，所述第一转换器和第二转换器分别是电压-电流-电压转换器；并且所述第一反馈器件和第二反馈器件分别包括第一电阻器和第二电阻器。

一些异步模拟比较器进一步包括：第三逆变器和第四逆变器，其分别被耦接至所述第一逆变器的第一输出端口和所述第二逆变器的第二输出端口。

在一些该异步模拟比较器中，所述第一差分输入电路在第一单独过渡源极节点被耦接至所述第一电流源电路，以用于源极退化配置；并且所述第二差分输入电路在第二单独过渡源极节点被耦接至所述第二电流源电路，以用于所述源极退化配置。

一些该异步模拟比较器进一步包括：第三逆变器，其输入耦接至输出以提供所述参考电压，其中：所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；并且所述第一逆变器、第二逆变器和第三逆变器被偏置在第二电源电压和所述地之间。

在一些该异步模拟比较器中，所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；所述第一逆变器和第二逆变器被偏置在第二电源电压和所述地之间；并且所述第一电源电压和所述第二电源电压处于不同的电压电平。

在一些该异步模拟比较器中，所述第一跨导器和第二跨导器被偏置在第一电源电压和地之间；所述第一逆变器和第二逆变器被偏置在第二电源电压和所述地之间；并且所述第一电源电压和所述第二电源电压处于相同的电压电平。

在一些该异步模拟比较器中，所述第一电流源电路和第二电流源电路均分别包括并联耦接的可调电流源和固定电流源。

在此描述的示例性方法大体涉及电压交互。该方法包括：放大输入电压和参考电压之间的差值，以提供偏置电压；用所述偏置电压偏置第一跨导器和第二跨导器；将第一差分输入输入至所述第一跨导器；将第二差分输入输入至所述第二跨导器；其中所述第一差分输入是具有相反极性的所述第二差分输入；用所述第一跨导器生成与所述第一差分输入有关的第一电流，以用于将所述第一电流的一部分输入至第一跨阻抗放大器负载；用第二跨阻抗放大器负载生成与所述第二差分输入有关的第二电流，以用于输入至所述第二跨导器；由所述第一跨阻抗放大器负载输出第一输出电压；以及由所述第二跨阻抗放大器负载输出第二输出电压。

在该方法中，所述第一跨阻抗放大器负载和第二跨阻抗放大器负载被分别提供有第一逆变器和第二逆变器；并且所述第一逆变器和第二逆变器中的每一个均包括各自的电阻器，以用于将所述第一逆变器和第二逆变器中的每一个的输入节点耦接至输出节点。

该方法进一步包括：将所述第一输出电压由所述第一跨阻抗放大器负载反馈至电压平均器；将所述第二输出电压由所述第二跨阻抗放大器负载反馈至所述电压平均器；以及用所述电压平均器生成所述输入电压，所述输入电压作为所述第一输出电压和第二输出电压的平均值。

该方法进一步包括：用第一电源电压偏置所述第一逆变器和第二逆变器；用与所述第一电源电压不同的第二电源电压偏置所述第一跨导器和第二跨导器；以及使用所述第一逆变器和第二逆变器将所述第二电源电压电平移位至所述第一电源电压。

虽然前面描述了示例性的装置和/或方法，但是在不偏离本申请的范围的情况下，可以根据本申请中描述的一个或多个方面设计出其它进一步的示例。本申请的范围由权利要求以及其等同的范围所确定。列出步骤的权利要求没有隐含步骤的任何顺序。商标是其各自所有人的财产。