技术特征：
技术总结
公开了用于将数字信号转换成时钟相位的系统和方法。示例数字到相位转换器电路接收互补的同相和正交时钟信号并且在由数字相位控制输入控制的相位处产生四个时钟输出。该数字到相位转换器使用第一和第二预驱动器模块来缓冲该同相和正交时钟信号并且产生对应的具有受控的转换速率的经缓冲时钟信号。混频器模块通过形成经缓冲时钟信号的加权组合来产生时钟输出。该加权基于相位控制输入来确定。经缓冲时钟信号的受控的转换速率允许数字混频器模块提供准确的相位控制。该数字到相位转换器还可包括输出缓冲器，该输出缓冲器补偿时钟输出的相位与相位控制输入之间的关系中的非线性。
技术研发人员：H·科恩
受保护的技术使用者：高通股份有限公司
技术研发日：2015.10.06
技术公布日：2017.08.18