一种放大电路的制作方法

本发明系指一种放大电路，尤指一种可消除基底信号、转换共模电压及快速建立共模负反馈的放大电路。

背景技术：

随着科技发展，穿戴式电子装置已具备心跳检测的功能。然而，穿戴式电子装置中的心跳检测电路所检测到的心跳信号非常微弱，为了将心跳信号放大至可量化的水平，需要利用程控增益放大器(即程控增益放大器)来放大心跳检测电路所检测到的心跳信号。

具体来说，程控增益放大器耦接于一前级电路(如心跳检测电路)以及一后级电路(如模拟数字转换器(analog-to-digitalconvertor，adc))，一般来说，前级电路的输出信号的共模电压与程控增益放大器的共模电压不匹配，当程控增益放大器的后级电路与程控增益放大器本身的共模电压不匹配时，可能会导致后级电路的失调电压发生改变、输入共模点偏移等问题，严重时甚至会导致后级电路无法正常运作。另外，于习知开关电容共模负反馈电路中，程控增益放大器需耗费大量时间于建立程控增益放大器的共模负反馈，而导致程控增益放大器的平均功耗上升。

另外，心跳检测电路的输出信号包含心跳信号及基底信号，心跳信号的幅度仅为基底信号1/100～1/1000，而于深亚微米(deepsubmicron)集成电路中，程控增益放大器动态范围仅为1v左右，而造成心跳信号还没放大到所需大小，程控增益放大器就因基底信号而进入饱和。

因此，现有技术实有改善之必要。

技术实现要素：

本发明之主要目的即在于提供一种放大电路，其可消除基底信号、转换共模电压及快速建立共模负反馈，以改善现有技术的缺点。

为了解决上述技术问题，本发明提供了一种放大电路，其耦接于一后级电路，该放大电路包含有一放大子电路，接收一前级输出差分信号；以及一参考电压产生电路，耦接于该放大子电路；其中，该参考电压产生电路产生一参考共模电压，使得该放大子电路的一共模电压与该后级电路一后级共模电压大致相等；其中，该参考电压产生电路产生一第一参考电压及一第二参考电压，以消除该前级输出差分信号之一基底信号。

本发明提供的放大电路，放大电路利用参考电压产生电路根据后级共模电压vcmi产生与后级共模电压vcmi具有相同电压值的参考共模电压vcmb，并利用共模电压转换电路将具有共模电压vcmf的前级输出信号vip、vin转换成具有参考共模电压vcmb(即为后级共模电压vcmi)的输入信号vaip、vain，以解决共模电压vcmf与后级共模电压vcmi不匹配的问题。另外，放大电路利用参考电压产生电路产生参考电压vrfp、vrfn至程控增益放大电路，以消除前级输出信号vip、vin中的基底信号。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一差分放大系统的示意图。

图2为本发明实施例一放大电路的示意图。

图3为本发明实施例一参考电压产生电路的示意图。

图4为本发明实施例一共模电压转换电路的示意图。

图5为本发明实施例一程控增益放大电路的示意图。

图6为本发明实施例一共模负反馈电路的示意图。

图7为本发明实施例复数个波形图。

图8为本发明实施例一全差分运算放大器的示意图。

【符号说明】

1差分放大系统

10放大电路

12前级电路

14后级电路

101参考电压产生电路

102共模电压转换电路

103共模负反馈电路

104程控增益放大电路

300偏置电路

302、80差分放大电路

304、82、84电流镜

306电压等化电路

400、402共模半电路

500、502开关电容半电路

504全差分运算放大器

c1、c1’、c2、c2’、cf1、cf2、电容

cf1’、cf2’、

n1～n4、n1’～n4’端

m301～m312、m800～m810晶体管

ph1、ph2频率信号

rref1、rref2、rcm、rcm’电阻

s1、s2、s1’、s2’、s3～s8、s3’～开关

s8’、sr、sr1、sr2、sr3、s61、s62、s63、

s64、s61’、s62’、s63’、s64’

vip、vin前级输出信号

vop、von输出信号

vaip、vain输入信号

vrfp、vrfn参考电压

vcmi、vcmb共模电压

vctl控制电压

具体实施方式

在通篇说明书及后续的权利要求当中所提及的「包含」系为一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此系包含任何直接及间接的电气连接手段。因此，若文中描述一第一组件耦接于一第二组件，则代表该第一组件可直接电性连接于该第二组件，或透过其他组件或连接手段间接地电性连接至该第二组件。

请参考图1，图1为本发明实施例一差分放大系统1的示意图，差分放大系统1包含一放大电路10，放大电路10耦接于一前级电路12以及一后级电路14，前级电路12可包含一心跳检测电路，后级电路14可包含模拟数字转换器(analog-to-digitalconvertor，adc)。放大电路10自前级电路接12接收一前级输出差分信号(包含一前级输出信号vip及一前级输出信号vin)，根据前级输出差分信号产生一差分输出信号(包含一输出信号vop及一输出信号von)，并将差分输出信号输出至后级电路14。前级输出差分信号可包含一有用信号以及一基底信号(baselinesignal)，有用信号可为一心跳信号，相较于基底信号，有用信号的幅值相当微小，有用信号幅值可仅为基底信号幅值的1/100甚至更低。前级输出信号vip与前级输出信号vin之间具有一共模电压vcmf，而后级电路14具有一后级共模电压vcmi。放大电路10可包含一程控增益放大电路，一般来说，当程控增益放大电路的共模电压与前级输出信号的共模电压vcmf不匹配时，可能导致程控增益放大电路无法正常工作(其与前一级共模不匹配会导致其工作不正常；其与后一级共模不匹配会导致后一级工作不正常。)另一方面，当程控增益放大电路的共模电压与后级共模电压vcmi不匹配时，可能导致后级电路14无法正常工作。

为了解决程控增益放大电路的共模电压与前级输出信号的共模电压vcmf及后级共模电压vcmi不匹配的问题，同时解决有用信号远小于基底信号的问题，请参考图2，图2为本发明实施例放大电路10的示意图，放大电路10包含有一参考电压产生电路101、一共模电压转换电路102、一共模负反馈电路103以及一程控增益放大电路104(对应至权利要求中所述的放大子电路)。参考电压产生电路101用来解决控增益放大电路104的共模电压与后级共模电压vcmi不匹配，以及基底信号过大所产生的问题，具体来说，参考电压产生电路101根据后级共模电压vcmi产生与后级共模电压vcmi大致相等之一参考共模电压vcmb，并将参考共模电压vcmb输出至共模电压转换电路102，使得程控增益放大电路104的共模电压与后级共模电压vcmi大致相等。参考共模电压与该后级电路的一后级共模电压越接近越好，优选地，参考共模电压与该后级电路的一后级共模电压的电压值相差正负20％，更优选地，参考共模电压与该后级电路的一后级共模电压相等。另外，参考电压产生电路101产生一参考电压vrfp及一参考电压vrfn，参考电压产生电路101将参考电压vrfp、vrfn输出至程控增益放大电路104，以消除前级输出信号vip、vin中的基底信号，解决基底信号过大所产生的问题。需注意的是，参考共模电压vcmb为参考电压vrfp、vrfn之间的共模电压，参考共模电压vcmb与后级共模电压vcmi具有相同的电压值，该参考共模电压与该后级电路的一后级共模电压的差值小于或等于预定范围。

共模电压转换电路102用来解决解决程控增益放大电路104的共模电压与前级输出信号的共模电压vcmf不匹配的问题，具体来说，共模电压转换电路102耦接于前级电路12及参考电压产生电路101，接收前级输出信号vip、vin及参考共模电压vcmb，共模电压转换电路102根据参考共模电压vcmb将前级输出信号vip、vin转换成一差分输入信号，其中，该差分输入信号包含一输入信号vaip及一输入信号vain，输入信号vaip、vain之间的一共模电压亦为参考共模电压vcmb，即vcmb＝(vaip+vain)/2，换句话说，共模电压转换电路102将其共模电压为共模电压vcmf的前级输出信号vip、vin转换成其共模电压为参考共模电压vcmb(即为后级共模电压vcmi)的输入信号vaip、vain，并将输入信号vaip、vain输出至程控增益放大电路104。

程控增益放大电路104耦接于前级电路12、参考电压产生电路101、共模电压转换电路102及共模负反馈电路103，用来接收前级输出信号vip、vin、参考电压vrfp、vrfn、参考共模电压vcmb、输入信号vaip、vain以及控制电压vctl，根据参考电压vrfp、vrfn消除前级输出信号vip、vin中的基底信号，并产生输出信号vop、von至后级电路14。另外，为了快速地建立程控增益放大电路104的共模负反馈，共模负反馈电路103耦接于程控增益放大电路104及参考电压产生电路101，根据参考共模电压vcmb产生一控制电压vctl至程控增益放大电路104，以快速地建立程控增益放大电路104的共模负反馈。

简而言之，放大电路10利用参考电压产生电路101根据后级共模电压vcmi产生与后级共模电压vcmi具有相同电压值的参考共模电压vcmb，并利用共模电压转换电路102将具有共模电压vcmf的前级输出信号vip、vin转换成具有参考共模电压vcmb(即为后级共模电压vcmi)的输入信号vaip、vain，以解决共模电压vcmf与后级共模电压vcmi不匹配的问题。另外，放大电路10利用参考电压产生电路101产生参考电压vrfp、vrfn至程控增益放大电路104，以消除前级输出信号vip、vin中的基底信号。

详细来说，请参考图3，图3为本发明实施例参考电压产生电路101的示意图。参考电压产生电路101包含一偏置电路300、一差分放大电路302、一电流镜304(对应至权利要求中所述的第一电流镜)、参考电阻rref1、rref2、以及一电压等化电路306。偏置电路300用来提供差分放大电路302、电流镜304及电压等化电路306的偏置，其包含有晶体管m301、m302。在后续的说明书中，晶体管的栅极(gate)对应至权利要求中所述晶体管的控制端，晶体管的源极(source)、漏极(drain)可对应至权利要求中所述晶体管的第一端或第二端。为了降低功耗，可调整晶体管m301、m302之间的比例，即通过晶体管m301、m302-的电流之间具有一比例。同理，为了降低功耗，亦可调整通过晶体管m303、m304的电流之间的比例，或是调整通过晶体管m305、m306的电流之间的比例，亦可调整通过晶体管m307、m308的电流之间的比例。晶体管m301的一源极耦接于晶体管m302的一源极，晶体管m301的一栅极与晶体管m302的一栅极接收一偏置电压vbn1。另外，差分放大电路302包含有晶体管m303、m304，晶体管m303与晶体管m304的源极皆耦接于晶体管m302的漏极，晶体管m303的一栅极用来接收后级共模电压vcmi，晶体管m304的一栅极耦接于参考电阻rref1、rref2，晶体管m304的栅极用来输出参考共模电压vcmb。

电流镜304耦接于差分放大电路302，用来提供差分放大电路302的电流，电流镜304包含有晶体管m305、m306、m307、m308，晶体管m305的一源极耦接于晶体管m306的一源极，晶体管m305、m306的漏极分别耦接于晶体管m307、m308的源极，晶体管m305与晶体管m306的栅极耦接于晶体管m307的一漏极，晶体管m307与晶体管m308的栅极接收一偏置电压vbp。参考电阻rref1、rref2-具有相同的电阻值，参考电阻rref1-的一第一端耦接于晶体管m308的一漏极，参考电阻rref1-的一第二端耦接于参考电阻rref2的一第一端，参考电阻rref2-的一第二端耦接于晶体管m304的一漏极，晶体管m304的栅极耦接于参考电阻rref1的第二端与参考电阻rref2的第一端。如此一来，参考电阻rref1-的第一端输出参考电压vrfp，参考电阻rref2-的第二端输出参考电压vrfn，且参考电压vrfp、vrfn之间的共模电压即为参考共模电压vcmb。

电压等化电路306包含有一差分放大电路308、一电流镜310(对应至权利要求中所述的第二电流镜)以及一晶体管m313，差分放大电路308包含晶体管m309、m310，晶体管m309与晶体管m310的源极皆耦接于晶体管m301的一漏极，晶体管m309的一栅极耦接于晶体管m304的漏极，晶体管m310的一栅极耦接于晶体管m303的一漏极。电流镜310包含晶体管m311、m312，晶体管m311的一源极耦接于晶体管m312的一源极，晶体管m311与晶体管m312的栅极耦接于晶体管m311的一漏极，晶体管m311、m312的漏极分别耦接于晶体管m309、m310的漏极。晶体管m313的一栅极耦接于晶体管m310、m311的漏极，晶体管m313的一漏极耦接于晶体管m307的漏极，而晶体管m313的一源极耦接于晶体管m310的一栅极与晶体管m303的漏极。

简单来说，参考电压产生电路101利用电压等化电路306，使得晶体管m303的漏极电压与晶体管m304的漏极电压相等，降低晶体管m303与晶体管m304因沟道调制效应(channelmodulationeffect)所引起的失调(offest)，而使得晶体管m303的栅极电压与晶体管m304的栅极电压大致相等，因此，晶体管m304栅极所输出的参考共模电压vcmb与晶体管m30栅极所接收的后级共模电压vcmi具有相同的电压值，即vcmb＝vcmi，且参考电压产生电路101具有宽广的输出动态范围。另外，参考电压产生电路101利用具有相同电阻值的参考电阻rref1及参考电阻rref2分别输出参考电压vrfp及参考电压vrfn，如此一来，参考电压vrfp与参考电压vrfn之间之共模电压即为参考共模电压vcmb，即vcmb＝(vrfp+vrfn)/2。

另一方面，请参考图4及图5，图4为本发明实施例共模电压转换电路102的示意图，图5为本发明实施例程控增益放大电路104的示意图。共模电压转换电路102包含有一第一共模半电路400及一第二共模半电路402，第一共模半电路400包含一共模电阻rcm、共模开关s1、s2及一共模电容c1，第二共模半电路402包含一共模电阻rcm’、共模开关s1’、s2’及一共模电容c1’。共模电阻rcm与共模电阻rcm’具有相同之电阻值，另外，共模电阻rcm的一第一端接收前级输出信号vip，共模电阻rcm’的一第一端接收前级输出信号vin，共模电阻rcm的一第二端耦接于共模电阻rcm’的一第二端，共模电阻rcm、rcm’第二端的电压即为前级输出信号vip、vin之间的共模电压vcmf。共模开关s1的一第一端耦接于共模电阻rcm的第二端，共模开关s2的一第一端接收参考共模电压vcmb，共模开关s2的一第二端耦接于共模开关s1的一第二端，共模电容c1的一第一端耦接于共模开关s1的第二端，共模电容c1的一第二端用来输出输入信号vaip；同样地，共模开关s1’的一第一端耦接于共模电阻rcm’的第二端，共模开关s2’的一第一端接收参考共模电压vcmb，共模开关s2’的一第二端耦接于共模开关s1’的一第二端，共模电容c1’的一第一端耦接于共模开关s1’的第二端，共模电容c1’的一第二端用来输出输入信号vain。

共模电压转换电路102将输入信号vaip、vain传递至程控增益放大电路104，如图5所示，程控增益放大电路104为一相关双采样(correlateddoublesampling)全差分程控增益放大电路，其可有效抑制运算放大器的失调电压(offsetvoltage)、有限增益、闪烁噪声(flickernoise，1/fnoise)等非理想特性。可以减小有限增益和1/f噪声的影响。减小有限增益说明可以采用更小的增益带宽积(gbw)从而减小功耗。减小1/f噪声可以降低放大器低频噪声的影响，从而提高snr。

其中，降低有限增益可降低放大器对增益带宽积(gainbandwidthprodict)的需求，由于增益带宽积与功耗的平方成线性关系，因此采用相关双采样全差分程控增益放大电路可进一步降低功耗。另外，降低闪烁噪声可降低放大器受低频噪声的影响，进而提高信噪比(signal-to-noiseratio，snr)。程控增益放大电路104包含有一全差分运算放大器504、一第一开关电容半电路500以及一第二开关电容半电路502。全差分运算放大器504具有一正输入端(标示有「+」号)、一负输入端(标示有「－」号)、一正输出端(标示有「+」号)以及一负输出端(标示有「－」号)。全差分运算放大器504的负输出端耦接于共模开关s1’的第二端以接收输入信号vain，正输出端耦接于共模开关s1的第二端以接收输入信号vaip，正输出端用来输出输出信号vop，而负输出端用来输出输出信号von。

第一开关电容半电路500包含一重置开关sr、开关s3～s8、一电容c2以及反馈电容cf1、cf2，重置开关sr的一端耦接于全差分运算放大器504的负输入端，另一端用来接收参考共模电压vcmb。电容c2耦接于全差分运算放大器504的负输入端，开关s3的一端耦接于电容c2，另一端用来接收前级输出信号vip，开关s4的一端耦接于电容c2，另一端用来接收参考电压vrfp，开关s5耦接于正输出端，开关s6的一端耦接于开关s5，另一端用来接收参考共模电压vcmb，反馈电容cf1的一端耦接于开关s5，另一端耦接于全差分运算放大器504的负输入端，反馈电容cf2耦接于全差分运算放大器504的正输出端，开关s7的一端耦接于全差分运算放大器504的负输入端及反馈电容cf1，另一端耦接于反馈电容cf2，开关s8的一端耦接于开关s7与反馈电容cf2之间，另一端用来接收参考共模电压vcmb。

同样地，第二开关电容半电路502包含一重置开关sr’、开关s3’～s8’、一电容c2’以及反馈电容cf1’、cf2’，重置开关sr’的一端耦接于全差分运算放大器504的正输入端，另一端用来接收参考共模电压vcmb。电容c2’耦接于全差分运算放大器504的正输入端，开关s3’的一端耦接于电容c2’，另一端用来接收前级输出信号vin，开关s4’的一端耦接于电容c2’，另一端用来接收参考电压vrfn，开关s5’耦接于负输出端，开关s6’的一端耦接于开关s5’，另一端用来接收参考共模电压vcmb，反馈电容cf1’的一端耦接于开关s5’，另一端耦接于全差分运算放大器504的正输入端，反馈电容cf2’耦接于全差分运算放大器504的负输出端，开关s7’的一端耦接于全差分运算放大器504的正输入端及反馈电容cf1’，另一端耦接于反馈电容cf2’，开关s8’的一端耦接于开关s7’与反馈电容cf2’之间，另一端用来接收参考共模电压vcmb。

其中，共模开关s1、s1’以及开关s4、s5、s8、s4’、s5’、s8’受控于一频率信号ph1，共模开关s2、s2’以及开关s3、s6、s7、s3’、s6’、s7’受控于一频率信号ph2，频率信号ph1与频率信号ph2为不相互重迭的频率信号。当频率信号ph1为一第一电位(可为一低电位)而频率信号ph2为一第二电位(可为一高电位)时，共模开关s2、s2’以及开关s3、s6、s7、s3’、s6’、s7’导通，共模电压转换电路102的共模电容c1、c1’采样输入参考共模电压vcmb，程控增益放大电路104的电容c2、c2’采样输入共模电压vcmf；而当频率信号ph1为第二电位而频率信号ph2为第一电位时，共模开关s2、s2’以及开关s3、s6、s7、s3’、s6’、s7’断开，而共模开关s1、s1’以及开关s4、s5、s8、s4’、s5’、s8’导通，共模电压转换电路102的共模电容c1、c1’采样输入共模电压vcmf，程控增益放大电路104的电容c2、c2’采样输入参考共模电压vcmb。在共模电容c1、c1’与电容c2、c2’具有相同电容值的情况下，根据电荷守恒原理，共模电压转换电路102可产生具有参考共模电压vcmb的输入信号vaip、vain，而程控增益放大电路104可产生输出信号vop为vop＝(vip－vrfp)*(c2/cf2)+vcmb(式1)以及输出信号von为von＝(vin－vrfn)*(c2’/cf2’)+vcmb(式2)，由式1及式2可知，参考电压产生电路101所产生的参考电压vrfp、vrfn可用来消除前级输出差分信号中所包含的基底信号。

另外，程控增益放大电路104的全差分运算放大器504接收共模负反馈电路103所产生的控制电压vctl，以快速地建立程控增益放大电路104的共模负反馈。详细来说，请参考图6，图6为本发明实施例共模负反馈电路103的示意图。共模负反馈电路103包含一第一负反馈半电路600、一第二负反馈半电路602以及一负反馈重置开关sr3，为了方便说明，第一负反馈半电路600标示有一第一端n1、一第二端n2、一第三端n3及一第四端n4，第二负反馈半电路602标示有一第一端n1’、一第二端n2’、一第三端n3’及一第四端n4’。负反馈重置开关sr3的一端耦接于第一负反馈半电路600的第三端n3与第二负反馈半电路602的第三端n3’，负反馈重置开关sr3的另一端耦接于第一负反馈半电路600的第四端n4与第二负反馈半电路602的第四端n4’。第一负反馈半电路600的第一端n1耦接于全差分运算放大器504的正输出端，用来接收输出信号vop；第二负反馈半电路602的第一端n1’耦接于全差分运算放大器504的负输出端，用来接收输出信号von。第一负反馈半电路600的第二端n2与第二负反馈半电路602的第二端n2’耦接于参考电压产生电路101，用来接收参考共模电压vcmb。第一负反馈半电路600的第三端n3与第二负反馈半电路602的第三端n3’耦接于全差分运算放大器504，用来输出控制电压vctl至全差分运算放大器504。第一负反馈半电路600的第四端n4与第二负反馈半电路602的第四端n4’用来接收一偏置电压vbn2。

第一负反馈半电路600包含有一负反馈重置开关sr1、开关s61、s62、s63、s64以及电容cfb1、cfb2，负反馈重置开关sr1耦接于第一负反馈半电路600的第一端n1与第二端n2之间，开关s61、s62、s63、s64分别耦接于第一负反馈半电路600的第一端n1、第二端n2、第三端n3及第四端n4，电容cfb1耦接于第一负反馈半电路600的第一端n1与第三端n3之间，电容cfb2的一第一端耦接于开关s61与开关s62之间，电容cfb2的一第二端耦接于开关s63与开关s64之间。

同样地，第二负反馈半电路602包含有一负反馈重置开关sr2、开关s61’、s62’、s63’、s64’以及电容cfb1’、cfb2’，负反馈重置开关sr2耦接于第二负反馈半电路602的第一端n1’与第二端n2’之间，开关s61’、s62’、s63’、s64’分别耦接于第二负反馈半电路602的第一端n1’、第二端n2’、第三端n3’及第四端n4’，电容cfb1’耦接于第二负反馈半电路602的第一端n1’与第三端n3’之间，电容cfb2’的一第一端耦接于开关s61’与开关s62’之间，电容cfb2’的一第二端耦接于开关s63’与开关s64’之间。

另外，开关s61、s61’、s63、s63’受控于频率信号ph1，开关s62、s62’、s64、s64’受控于频率信号ph2，负反馈重置开关sr1、sr2、sr3受控于一重置信号rst。根据于频率信号ph1、频率信号ph2及重置信号rst，共模负反馈电路103可分为一掉电阶段、一上电阶段、一预置阶段以及一会话。频率信号ph1、频率信号ph2及重置信号rst之波形图请参考图7，当共模负反馈电路103于掉电阶段时，如图7所示，频率信号ph1、频率信号ph2及重置信号rst皆为低电位(即第一电位)，共模负反馈电路103所有的开关皆为断路。当共模负反馈电路103于上电阶段时，仅重置信号rst为高电位(即第二电位)，负反馈重置开关sr1、sr2、sr3导通，输出信号vop、von预置为参考共模电压vcmb，而控制电压vctl预置为偏置电压vbn2。当共模负反馈电路103于预置阶段时，重置信号rst维持为高电位，频率信号ph2拉高至高电位，而频率信号ph1维持为低电位，电容cfb2、cfb2’的第一端预置为参考共模电压vcmb，电容cfb2、cfb2’的第二端预置为偏置电压vbn2。当共模负反馈电路103于会话时，重置信号rst拉低至低电位，负反馈重置开关sr1、sr2、sr3断开，频率信号ph2亦拉低至低电位，且频率信号ph2拉高至高电位与频率信号ph1不相互重迭，如此一来，经过数个周期后，即可完成建立程控增益放大电路104的共模负反馈。

简而言之，共模负反馈电路103利用负反馈重置开关sr1、sr2、sr3将输出信号vop、von预置为参考共模电压vcmb且将控制电压vctl预置为偏置电压vbn2，可大幅降低程控增益放大电路104建立共模负反馈所需的时间。

具体来说，共模负反馈电路103将控制电压vctl传递至程控增益放大电路104之全差分运算放大器504，全差分运算放大器504的详细电路结构可参考图8，如图8所示，全差分运算放大器504包含有一偏置晶体管m800、一差分放大电路80、一电流镜82以及一电流镜84。差分放大电路80包含晶体管m801、m802，晶体管m801的一栅极用来接收输入信号vain，晶体管m802的一栅极用来接收输入信号vaip，晶体管m801、m802的源极耦接于偏置晶体管m800的一漏极，偏置晶体管m800的一栅极接收一偏置电压vbn，用来提供晶体管m801、m802的偏置电流。电流镜82包含晶体管m803～m806，晶体管m803、m804的栅极用来接收控制电压vctl，晶体管m803、m804的漏极分别耦接于晶体管m805、m806的源极，晶体管m805的一漏极用来输出输出信号vop，晶体管m806的一漏极用来输出输出信号von。电流镜84包含晶体管m807～m810，晶体管m807、m808的漏极耦接于晶体管m805、m806的漏极，晶体管m807的一源极耦接于晶体管m801、m809的漏极，晶体管m808的一源极耦接于晶体管m802、m810的漏极。需注意的是，晶体管m803、m804的栅极用来接收控制电压vctl，以稳定全差分运算放大器504的共模电压。另外，电流镜82、84提供差分放大电路80相当大的输出阻抗，而提高差分放大电路80的增益。

由上述可知，放大电路10利用参考电压产生电路101、共模电压转换电路102，调整前级输出信号vip、vin的共模电压；利用参考电压产生电路101产生参考电压vrfp、vrfn，以消除前级输出信号vip、vin中的基底信号；利用共模负反馈电路103快速地建立程控增益放大电路104的共模负反馈，减少了共模建立时间，缩短了放大电路10的工作时间，进而使得平均功耗降低；利用调整晶体管m301、m302之间的比例，或调整晶体管m303、m304之间、晶体管m305、m306之间及晶体管m307、m308之间的比例，进而降低功耗；利用具有相关双采样结构的程控增益放大电路104，降低放大器对增益带宽积的需求，即降低功耗。相较之下，放大电路10可解决习知程控增益放大器前、后级电路共模电压不匹配的问题，并有效消除前级输出差分信号中的基底信号，同时可快速建立程控增益放大电路104的共模负反馈。

综上所述，本发明的放大电路可使程控增益放大电路不受前级电路的输出共模电压的影响，且可自我调整程控增益放大电路自身的输出共模电压，以使输出共模电压与后级电路一致，以消除对后级电路的影响，其不受前级共模电压的影响，而且可自适应调整输出共模电压同后一级电路一致，以消除后级电路的共模电压产生影响。同时，本发明可以改善功耗：a)共模负反馈电路，减少了共模建立时间，从而缩短了整个放大器的工作时间，最终使得平均功耗降低；b)参考电压产生电路通过调整管子比例以降低功耗；c)放大器采用cds结构以降低放大器对增益带宽积的需求，增益带宽积与功耗的平方成线性关系，因而采用cds结构可以降低放大器的功耗需求。另外，本发明的放大电路可有效消除前级输出差分信号中的基底信号，并缩短建立共模负反馈所需的时间，其具有大动态范围、工作稳定性强、低功耗、共模建立时间短及与前后级电路的共模电压相互匹配的优点。

以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。