信息处理方法及存储设备与流程

本发明涉及信息技术领域，尤其涉及一种信息处理方法及存储设备。

背景技术：

低密度奇偶校验码(Low Density Parity Check，LDPC)是一种常见的编码校验方式，在进行编码校验的过程中，将利用校验矩阵来进行信息校验，以进行纠错。但是研究发现，目前的LDPC校验方法通常存在着计算量大或复杂度高等导致计算效率低的问题。

技术实现要素：

有鉴于此，本发明实施例期望提供一种信息处理方法及存储设备，至少部分解决计算效率低的问题。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例第一方面提供一种信息处理方法，包括：

对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；

利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位。

基于上述方案，所述第二校验矩阵分解形成的子矩阵还包括D；所述D满足第一预设循环条件；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述n-m为所述输入信息中信息位的位数。

基于上述方案，所述第二校验矩阵分解形成的子矩阵还包括B及E；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行中第m+1列至第n-m+1列至第n-m+g列的元素构成；

φ＝-ET^-1B+D；

其中，所述φ的逆矩阵满足第二预设循环条件。

基于上述方案，所述利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位，包括：

利用p1^T＝-φ^-1(-ET^-1A+C)s^T，计算组成向量p1的校验位；

利用p2^T＝-T^-1(As^T+Bp1^T)，计算组成向量p2的校验位；

其中，所述φ＝-ET^-1B+D；所述E、所述A、所述B及所述C均为所述第二校验矩阵分解形成的子矩阵；所述A由所述第二校验矩阵中第1行到第m-g行的第1列至第n-m列的元素构成；所述B由所述第二校验矩阵中第1行到第m-g行的第n-m+1列至第n-m+g列的元素构成；所述C由所述第二校验矩阵中第m-g+1行到第m行的第1列至第n-m列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述s为所述输入信息中的信息位组成的向量。

本发明实施例第二方面提供一种存储设备，包括存储介质及处理器；所述存储介质与所述处理器相连；

所述处理器通过执行第二指定代码，至少可用于对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位；

其中，所述存储介质至少用于存储所述处理器执行上述操作所需的信息。

基于上述方案，所述第二校验矩阵分解形成的子矩阵还包括D；所述D满足第一预设循环条件；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述n-m为所述输入信息中信息位的位数。

基于上述方案，所述第二校验矩阵分解形成的子矩阵还包括B及E；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行中第m+1列至第n-m+1列至第n-m+g列的元素构成；

φ＝-ET^-1B+D；

其中，所述φ的逆矩阵满足第二预设循环条件。

基于上述方案，所述处理器，具体用于利用p1^T＝-φ^-1(-ET^-1A+C)s^T，计算组成向量p1的校验位；利用p2^T＝-T^-1(As^T+Bp1^T)，计算组成向量p2的校验位；其中，其中，所述φ＝-ET^-1B+D；所述E、所述A、所述B及所述C均为所述第二校验矩阵分解形成的子矩阵；所述A由所述第二校验矩阵中第1行到第m-g行的第1列至第n-m列的元素构成；所述B由所述第二校验矩阵中第1行到第m-g行的第n-m+1列至第n-m+g列的元素构成；所述C由所述第二校验矩阵中第m-g+1行到第m行的第1列至第n-m列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述s为所述输入信息中的信息位组成的向量。

本发明实施例提供的信息处理方法及存数设备，在进行校验位的求取时，将通过校验矩阵的重排，使校验矩阵的子矩阵T为满足稀疏性条件的稀疏矩阵，这样就可以利用T的稀疏性简化矩阵计算，提升计算效率。

附图说明

图1为本发明实施例提供的一种信息处理方法的流程示意图；

图2为本发明实施例提供的一种第二校验矩阵的分解示意图；

图3为本发明实施例提供的一种存储设备的结构示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。

实施例一：

如图1所示，本实施例提供一种信息处理方法，包括：

步骤S110：对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；

步骤S120：利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位。

在本实施例中提供信息处理方法，在进行校验位的计算时，将对第一校验矩阵进行重排，这里的第一校验矩阵进行重排，可包括第一校验矩阵的行列交换等操作，形成第二校验矩阵。

在步骤S110中对所述第一校验矩阵进行重排可包括对第一校验矩阵进行行列交换，交换之后形成所述第二校验矩阵。图2所示的即为所述第二校验矩阵的一个示意图。如图2所示，第一校验矩阵重排之后形成的第二校验矩阵可分解为若干个子矩阵，这里的子矩阵可包括：A、C T、B、E及D。在图2中子矩阵的名称所在的位置就为该子矩阵包括的元素及元素的排列方式。在本实施例中的步骤A中φ＝-ET^-1B+D，其中所述T^-1为T的逆矩阵。在实施例的步骤A中，计算得到的φ满秩，表明φ为满秩矩阵。假设φ是x阶矩阵,若r(A)＝x,则称A为满秩矩阵。但满秩不局限于x阶矩阵。若矩阵的秩等于行数，称为行满秩；若矩阵的秩等于列数，称为列满秩。既是行满秩又是列满秩则为n阶矩阵即n阶方阵。在具体实现时，执行完步骤S110之后，形成的第二校验矩阵的T可为下三角矩阵，当然T不局限于是下三角矩阵，还可以是稀疏矩阵。 三角矩阵是方形矩阵的一种，因其非零系数的排列呈三角形状而得名。三角矩阵分上三角矩阵和下三角矩阵两种；而下三角矩阵的对角线右上方的系数全部为零。在本实施例中从第二校验矩阵分解得到的T为下三角矩阵。在本实施例中所述n、m及g都为不小于2的整数。显然在图2中还可发现第二校验矩阵的子矩阵A包括第二校验矩阵中第1行至第m-g行的第1列至第n-m列的元素；C包括第二校验矩阵中第m-g+1行至第m行的第1列至第n-m列的元素。且A和C中包括的元素的排列顺序与这些元素在第二校验矩阵中的元素是一致的。

在本实施例中形成的第二校验矩阵的子矩阵T的逆矩阵满足稀疏性条件；表明所述T的逆矩阵为稀疏矩阵，至于所述稀疏矩阵的稀疏度可为不小于预设稀疏度。在步骤S120中利用第二校验矩阵进行校验位的确定。在步骤S120可对应于前述实施例中步骤B或步骤C，即计算所述校验位p2或p2，这时候将使用到第二校验矩阵的T，由于T的稀疏性，能够大大的减少计算量，降低计算复杂度，提升计算效率。

实施例二：

如图1所示，本实施例提供一种信息处理方法，包括：

步骤S110：对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；

步骤S120：利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位。

所述第二校验矩阵分解形成的子矩阵还包括D；所述D满足第一预设循环条件；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述n-m为所述输入信息中信息位的位数。

本实施例第二校验矩阵分解得到的子矩阵还包括D。在本实施例中所述D为满足第一预设循环条件的矩阵，即所述D可为循环矩阵或准循环矩阵。所述 循环矩阵或准循环矩阵的详细描述可以参见前述实施例，在此就不重复了。在本实施例中由于所述D为循环矩阵，故在步骤S120中利用D进行校验位的计算时，可以利用D的循环特性，采用循环移位寄存器来存储前一行元素的计算结果，在计算后一行元素对应的计算结果时，就能够通过循环位移直接得到，这样能够大大的减少计算量，降低计算的复杂度，并提升计算效率。

值得注意的是，在本实施例步骤S110中对第一校验矩阵进行重排，可以对第一校验矩阵进行行交换或列交换，也可以对第一校验矩阵中的部分列进行列交换。例如，对第一校验矩阵中的第n-m+1列至第n列进行列交换。

实施例三：

如图1所示，本实施例提供一种信息处理方法，包括：

步骤S110：对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；

步骤S120：利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位。

所述第二校验矩阵分解形成的子矩阵还包括D；所述D满足第一预设循环条件；所述D由所述第二校验矩阵中第m-g+1行至第m行中第m+1列至第n-m+1列至第n-m+g列的元素构成；所述n-m为所述输入信息中信息位的位数。

所述第二校验矩阵分解形成的子矩阵还包括B及E；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行中第m+1列至第n-m+1列至第n-m+g列的元素构成；

φ＝-ET^-1B+D；

其中，所述φ的逆矩阵满足第二预设循环条件。

本实施例中所述B和E可以参见图2所示，或前述实施例的对应部分。在本实施例中，在本实施例中通过重排第一校验矩阵，得到第二校验矩阵，分解第二校验矩阵得到的子矩阵D是满足第一预设循环条件的循环矩阵或准循环矩阵；而通过函数关系φ＝-ET^-1B+D计算得到的φ的逆矩阵φ^-1将满足第二预设循环条件，即表明所述φ^-1同样是循环矩阵或准循环矩阵，这样在进行矩阵计算时，就可以充分利用矩阵的循环性来简化计算，提高计算效率。例如，利用前述实施例中的第一预设函数关系计算校验位p1的过程中，就可以利用φ的循环性来简化矢量计算。这里的矢量可包括矩阵和向量，以提升计算效率。

实施例四：

如图1所示，本实施例提供一种信息处理方法，包括：

步骤S110：对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；

步骤S120：利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位。

所述步骤S120可包括：利用p1^T＝-φ^-1(-ET^-1A+C)s^T，计算组成向量的校验位；组成向量p1的校验位可包括前述的校验位p1；利用p2^T＝-T^-1(As^T+Bp1^T)，计算组成向量p2的校验位；其中，组成向量p2的可包括前述的校验位p2；

其中，所述φ＝-ET^-1B+D；所述E、所述A、所述B及所述C均为所述第二校验矩阵分解形成的子矩阵；所述A由所述第二校验矩阵中第1行到第m-g行的第1列至第n-m列的元素构成；所述B由所述第二校验矩阵中第1行到第m-g行的第n-m+1列至第n-m+g列的元素构成；所述C由所述第二校验矩阵中第m-g+1行到第m行的第1列至第n-m列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述s为 所述输入信息中的信息位组成的向量。

所述步骤S120在计算校验位时，可以分别根据表1和表2来求解校验位。

表1

表2

值得注意的是：在本实施例中所述p2^T表示向量校验位p2形成的向量p2的转置。所述s^T为信息为s形成的向量s的转置。所述p1^T表示向量校验位p1形成的向量p1的转置。显然本实施例提供的第一预设函数关系不同于上述第二预设函数关系。这样在进行校验位的迭代计算过程中，可以简便的利用上述函数关系，求解出所述校验位。

实施例五：

如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；

所述处理器120通过执行第二指定代码，至少可用于对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位；

其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。

本实施例提供一种存储设备。在本实施例提供的存储设备包括第二存储戒子和110和处理器120。在本实施例中存储介质可为光盘、磁盘或闪盘等各种存储介质，优选为非瞬间存储介质，即非易失性存储介质。

在本实施例中所述存储介质110优选为非瞬间存储介质。所述存储介质110可存储有所述第二指定代码。

所述处理器120可对应于电子设备中的中央处理器、微处理器、数字信号处理器、应用处理器或可编程阵列等处理结构。所述处理器120还可以对应于专用集成电路等处理电路。例如，所述处理器120可对应于通信终端中的译码芯片或译码电路。

所述处理器120与所述存储介质110之间通过电子设备内部的通信接口。例如数据总线相连，能够从所述存储介质110读取所述第二指定代码，通过执行所述第二指定代码，能够执行上述操作，例如，执行如图3所示的操作，从而简便迅速的求解出校验位。

在本实施例中所述处理器在重排所述第一校验矩阵时，会使重排得到的第二校验矩阵的子矩阵T满足稀疏性条件，即使所述T的逆矩阵为稀疏矩阵，这样由于T的稀疏特性，可以简化计算、降低计算复杂度，减少计算时间，提高求解速度。

实施例六：

如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；

所述处理器120通过执行第二指定代码，至少可用于对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；利用所述第二校 验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位；

其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。

在本实施例中，处理器120重排第一矩阵之后得到的第二校验矩阵，还具有以下特性：

所述第二校验矩阵分解形成的子矩阵还包括D；所述D满足第一预设循环条件；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述n-m为所述输入信息中信息位的位数。

这里的所述D满足第一预设循环条件，表示所述D为循环矩阵或准循环矩阵，这样在求解所述校验位时，可以利用D的循环特性进行矢量计算，例如，利用循环移位寄存器来存储计算的中间结果，再通过循环移位，得到矢量计算的最终结果，相对于非循环矩阵的逐一元素之间的计算，可以减少计算次数、简化计算复杂度，提升计算效率。

作为本实施例的进一步改进，所述第二校验矩阵分解形成的子矩阵还包括B及E；所述E由所述第二校验矩阵中第m-g+1行到第m行的最后m-g列的元素构成；所述B由所述第二校验矩阵中第1行至第m-g行中第m+1列至第n-m+1列至第n-m+g列的元素构成；

φ＝-ET^-1B+D；

其中，所述φ的逆矩阵满足第二预设循环条件。

在本实施例中所述处理器120通过重排第一校验矩阵，不仅能够实现使D满足第一预设循环条件，而且还将使φ的逆矩阵φ^-1满足第二预设循环条件，即使所述φ^-1为循环矩阵或准循环矩阵，这样在计算校验位时，将利用φ^-1的循环特性，通过循环位移等简化计算，求解出校验位，以提升计算效率。

实施例七：

如图3所示，本实施例提供一种存储设备，包括存储介质110及处理器120；所述存储介质110与所述处理器120相连；

所述处理器120通过执行第二指定代码，至少可用于对第一校验矩阵进行重排，得到第二校验矩阵；其中，所述第二校验矩阵分解形成的子矩阵包括T；所述T由所述第二校验矩阵中第1行到第m-g行的最后m-g列的元素构成；所述T的逆矩阵满足预设稀疏条件；其中，所述m为输入信息的校验位的位数；其中，所述m及g均为不小于2的整数；所述g小于所述m；利用所述第二校验矩阵对所述输入信息中的信息位进行编码校验，得到所述校验位；

其中，所述存储介质110至少用于存储所述处理器120执行上述操作所需的信息。

所述处理器120，具体用于利用p1^T＝-φ^-1(-ET^-1A+C)s^T，计算组成向量p1的校验位；利用p2^T＝-T^-1(As^T+Bp1^T)，计算组成向量p2的校验位；其中，所述φ＝-ET^-1B+D；所述E、所述A、所述B及所述C均为所述第二校验矩阵分解形成的子矩阵；所述A由所述第二校验矩阵中第1行到第m-g行的第1列至第n-m列的元素构成；所述B由所述第二校验矩阵中第1行到第m-g行的第n-m+1列至第n-m+g列的元素构成；所述C由所述第二校验矩阵中第m-g+1行到第m行的第1列至第n-m列的元素构成；所述D由所述第二校验矩阵中第m-g+1行至第m行中第n-m+1列至第n-m+g列的元素构成；所述s为所述输入信息中的信息位组成的向量。

本实施例所述的处理器120可为能够进行矩阵或向量等矢量运算的处理器或处理电路，能够利用上述函数关系式，简便的求解出所述校验位。

以下结合上述任意实施例提供几个具体示例：

示例一：

本示例提供一种译码过程中的校验位求解方法，包括：

采用N块分解求解校验位，包括：

第一步：输入信息位s，令校验位p＝(p₁ p₂)，x＝(s p₁ p₂)，根据规则一对H矩阵进行重排；

第二步：利用表1计算得p₁；

第三步：当迭代进行N-2次后，利用表2计算得p₂，输出x程，否则继续第四步；

第四步：令(s p₁)为新的s，令校验矩阵H中的第一行块(A B T)为下一次迭代的校验矩阵，令p₂为新的p，回到第一步骤继续执行，但是根据规则二对H矩阵进行重排；

需要注意的是，每经过一次迭代，上述各变量s、p₁、p₂和H的规模都在相发生变化。

在本实施例中规则一对校验矩阵H进行重排包括：对校验矩阵H进行行交换或列交换，规则二对校验矩阵H进行重排包括：对校验矩阵H的指定列进行列交换，例如对校验矩阵中的后m列进行列交换。在进行第1次迭代时，优选采用规则一进行第一校验矩阵的重排，在第1次以后的迭代时，优选采用规则二进行重排。

示例二：

利用示例一提供的方法进行校验位的求解时，可以通过重排校验矩阵，达到T的逆矩阵时稀疏矩阵。若在行列交换后使得T^-1满足稀疏条件，此时T不再需要为下三角矩阵，直接进行乘法计算即可，如此可提高运算速率，且硬件资源消耗在可接受的范围内。

进一步地，基于循环性φ^-1的移位寄存器实现，重排时使D区域满足循环性或者准循环性，与此同时φ^-1满足循环性或者准循环性，在这种情况下硬件实现时可利用移位寄存器进行计算，降低复杂度。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通 信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。