一种80MSPS流水线结构模数转换器电路的制作方法

所属技术领域

本发明涉及一种80msps流水线结构模数转换器电路，适用于电子领域。

背景技术：

随着计算机技术、多媒体技术、数字信号处理(dsp)技术、微电子技术的发展，电子技术的应用己经逐渐渗透到军事和民用领域的各个角落，不断推出先进的电子系统。目前，在信号传输和信号处理领域，大都采用数字系统进行信号处理。但是，来自于自然界的信号，如语音信号、传感器信号等大多是模拟量，而且经处理后的数字信号往往还要再转换为模拟信号，以实现系统对外界的控制。因此在模拟世界和数字处理系统之间，必然要存在转换接口.当前先进的电子设备系统中，它的前端和后端处理都分别应用到a/d（analog-to-digital）和d/a(digital-to-analog)转换器。模数转换器(adc)就是将模拟信号转换为数字信号的接口电路，它的功能是把外界的模拟输入量转换为按照一定规则与之对应的数字编码。

在混合信号系统中，a/d转换器(adc)是一个十分关键的部分。随着数字信号处理技术在高分辨率图像、视频处理及无线通信等领域的广泛应用，对高速、高精度、可嵌入式adc的需求日益迫切。此外，更要求有基于低功耗、小面积、低电压以及可嵌入式设计的adc核心模块。adc的性能主要取决于所采用的电路结构、主要单元电路(采保电路和比较器等)的性能、合理的版图设计以及工艺条件等因素。流水线结构(pipelinedarchitecture)是一种既能实现高速又能实现相当分辨率的结构;高速比较器将提升adc的转换速率，分级结构在adc中的应用不仅减小了功耗还实现了高精度;而合理的激光修调技术、自校准技术和混合信号电路版图设计将有益于adc的分辨率。

技术实现要素：

本发明提供一种80msps流水线结构模数转换器电路，电路结构紧凑，体积小，采样精度高，且工作稳定，适应性好，提高了工作效率，功耗低。

本发明所采用的技术方案是：

80msps流水线结构模数转换器电路由采样/保持电路、运放及输出缓冲器电路、高性能带隙基准核心电路、预防大锁存比较器组成。

所述采样/保持电路中，为高电平时t/h电路工作在跟踪模式，q1，q2，q3，q4形成一个ab类缓冲器，驱动保持电容ch。该输入电路结构具有输入偏置电流小、输入阻抗高、交调失真小的特点。当pclk和nclk信号为低电平时，t/h电路工作在保持模式，q9-ql8组成的钳位电路开始作用，使a节点电压、b节点电压钳位，也使a,b两节点呈现为低阻抗节点。此时ql，q2，q3，q4均截止，故而使输入信号与保持电容之间形成双重隔离以减小保持模式下的信号馈通。

此电路采样电容不直接驱动下一级电路，而是采用缓冲器结构驱动后级运放(opamp)，这样就有效减少q上的电荷泄漏，而且增加了驱动能力。为了得到较好的高频特性，采用开环结构，射极跟随结构被用来实现此开环结构。由于n管与p管的be结电压存在差异，使得保持电压相对于采样电压有一定的偏移，这点可以通过采用差分结构消除，对于差分电路而言，两路的电压偏移相同，则只会引起输出共模电压的变化，不会引起输出差模电压的变化。对于折叠结构子adc，对工模电压要求较低。

所述运放及输出缓冲器电路中，由于电路要求运放的增益较大，单级放大器很难满足要求，所以我们采用两级放大器。此为双端输入单端输出ota、a、b为差分输入端，第一级放大器的输出信号经q5管电位平移后输出给由q6及其负载构成的第二级放大器，第二级放大器的输出信号输送给由q10、q11组成的缓冲器输出，并反馈给差分输入端b。由于采用的是两级放大器，需要对相位补偿，所以电路采用miller方法补偿，电路引入米勒电容c。

所述高性能带隙基准核心电路采用两管式带隙基准电压结构，q1、q2发射极面积不相等，q1比q2发射极面积大，其比值为4:1，他们的基极连接在一起做为基准的输出。q3、q4、q5、q6构成镜像共射共基电流源做q2、ql集电极负载，q2、q1集电极电流相等，但它们的发射极面积不同，所以它们的实际电流密度jq1和jq2不同，而且与发射极面积成反比.发射极面积不同，两管的vbe也就不同。他们的vbe之差△vbe加在电阻rl上。

所述预防大锁存比较器中，clockl,clock2是一对互补时钟，控制比较器在比较状态和锁存状态之间转换，d1、do是高位的数字信号，当clockl为高电平时，q9导通(q10截止)，比较器处于比较状态，输入信号vin1、vin2通过放大器放大之后由管子q1、q2比较输出格雷码数字信号，该数字信号再与高位数字信号dl、do在由q3、q6、q7、q8组成的电路中进行异或运算，从而将格雷码输出转换为二进制信号dl,do，当clock2变为高电平时，q10导通(q9截止)，比较器进入锁存状态，最终得到的二进制码d1,do将在接下来的半个周期里保存并送入下级电路。

本发明的有益效果是：电路结构紧凑，体积小，采样精度高，且工作稳定，适应性好，提高了工作效率，功耗低。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明的采样/保持电路。

图2是本发明的运放及输出缓冲器电路。

图3是本发明的高性能带隙基准核心电路。

图4是本发明的预防大锁存比较器。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

如图1，采样/保持电路中，为高电平时t/h电路工作在跟踪模式，q1，q2，q3，q4形成一个ab类缓冲器，驱动保持电容ch。该输入电路结构具有输入偏置电流小、输入阻抗高、交调失真小的特点。当pclk和nclk信号为低电平时，t/h电路工作在保持模式，q9-ql8组成的钳位电路开始作用，使a节点电压、b节点电压钳位，也使a,b两节点呈现为低阻抗节点。此时ql，q2，q3，q4均截止，故而使输入信号与保持电容之间形成双重隔离以减小保持模式下的信号馈通。

如图2,运放及输出缓冲器电路中，由于电路要求运放的增益较大，单级放大器很难满足要求，所以我们采用两级放大器。此为双端输入单端输出ota、a、b为差分输入端，第一级放大器的输出信号经q5管电位平移后输出给由q6及其负载构成的第二级放大器，第二级放大器的输出信号输送给由q10、q11组成的缓冲器输出，并反馈给差分输入端b。由于采用的是两级放大器，需要对相位补偿，所以电路采用miller方法补偿，电路引入米勒电容c。

如图3，高性能带隙基准核心电路采用两管式带隙基准电压结构，q1、q2发射极面积不相等，q1比q2发射极面积大，其比值为4:1，他们的基极连接在一起做为基准的输出。q3、q4、q5、q6构成镜像共射共基电流源做q2、ql集电极负载，q2、q1集电极电流相等，但它们的发射极面积不同，所以它们的实际电流密度jq1和jq2不同，而且与发射极面积成反比.发射极面积不同，两管的vbe也就不同。他们的vbe之差△vbe加在电阻rl上。

如图4，预防大锁存比较器，clockl,clock2是一对互补时钟，控制比较器在比较状态和锁存状态之间转换，d1、do是高位的数字信号，当clockl为高电平时，q9导通(q10截止)，比较器处于比较状态，输入信号vin1、vin2通过放大器放大之后由管子q1、q2比较输出格雷码数字信号，该数字信号再与高位数字信号dl、do在由q3、q6、q7、q8组成的电路中进行异或运算，从而将格雷码输出转换为二进制信号dl,do，当clock2变为高电平时，q10导通(q9截止)，比较器进入锁存状态，最终得到的二进制码d1,do将在接下来的半个周期里保存并送入下级电路。