隔离输出切换电路的制作方法

本申请案主张2015年7月31日申请的标题为“用于使用标准工艺流程的电感性负载开关的隔离浮动栅极下拉驱动器(ISOLATED FLOATING GATE PULL DOWN DRIVER FOR INDUCTIVE LOAD SWITCHES USING STANDARD PROCESS FLOW)”的第62/199,691号美国临时专利申请案的权益，所述临时专利申请案的全部内容以引用的方式并入本文中。

技术领域

本发明涉及集成电路，且更特定来说，本发明涉及一种隔离输出切换电路。

背景技术：

当经由负载切换装置驱动电感性应用时，输出电压在切换装置断开的情况下可显著地降至接地以下。举例来说，现代汽车负载切换装置利用外部电阻器及外部二极管使驱动负载切换装置的控制器芯片中的局部接地与和电感性负载相关联的全局接地隔离。当电感性负载切断时，局部接地可根据需要“飞”快降至全局接地以下从而使输出切换装置(例如，FET Vgs)保持在零伏特。当局部GND飞至负值时，经由局部接地路径可在控制器芯片中发现大量噪声。在多沟道负载开关应用中，一个电压源(例如电池)馈送多个输出电压-每一输出驱动其自身的负载。如果一个负载是电感性的而其它负载不是电感性的，那么电感性负载在相应沟道上的电感性负载被切换的情况下可经由飞负的局部接地将噪声耦合到邻近的沟道的其它输出电压上。

技术实现要素：

本发明涉及一种隔离输出切换电路，其通过将切换装置的控制输入箝位到所述装置的输出电压电平来使所述装置的控制输入放电。

在一个实例中，一种半导体装置包含输出切换装置，所述输出切换装置具有输入节点、输出节点及控制输入节点。控制输入节点使施加到输入节点的输入电压能够被切换到输出节点。栅极下拉电路响应于至少一个控制信号控制输出切换装置的控制输入节点。栅极下拉电路通过将控制输入节点的电压电平提高到高于输出节点的电压电平来激活输出切换装置，且通过将控制输入节点箝位到输出节点的电压电平来去激活输出切换装置。栅极上拉电路接收启用信号且响应于所述启用信号产生到栅极下拉电路的控制信号。

在另一实例中，一种半导体装置包含输出切换装置，所述输出切换装置具有输入节点、输出节点及控制输入节点。控制输入节点使施加到输入节点的输入电压能够被切换到输出节点。栅极下拉电路响应于至少一个控制信号控制输出切换装置的控制输入节点。栅极下拉电路包含至少一个晶体管装置以将电压施加到控制输入节点从而激活及去激活输出切换装置。栅极上拉电路接收启用信号且响应于所述启用信号产生到栅极下拉电路的控制信号。斜率控制电路控制至少一个控制信号的上升及下降时间的斜率使得至少一个晶体管装置的击穿电压低于预定阈值。

在又一实例中，一种半导体装置包含输出切换装置，所述输出切换装置具有输入节点、输出节点及控制输入节点。控制输入节点使施加到输入节点的输入电压能够被切换到输出节点。栅极下拉电路响应于至少一个控制信号控制输出切换装置的控制输入节点。栅极下拉电路采用至少一个晶体管装置以通过将控制输入节点的电压电平提高到高于输出节点的电压电平来激活输出切换装置，且通过将控制输入节点箝位到输出节点的电压电平来去激活输出切换装置。栅极上拉电路接收启用信号且响应于所述启用信号产生到栅极下拉电路的控制信号。栅极上拉电路中的斜率控制电路控制控制信号的上升及下降时间的斜率使得晶体管装置的击穿电压低于预定阈值。

附图说明

图1说明隔离输出切换电路的实例示意框图。

图2说明隔离输出切换电路的另一实例示意框图。

图3说明图2中所描绘的电路的实例电压及时序图。

图4说明隔离输出切换电路的另一实例示意电路图。

图5说明图4中所描绘的电路的实例电压及时序图。

图6A及6B说明隔离输出切换电路的实例电路图。

图7说明图6的栅极下拉电路中所描绘的单个晶体管的实例半导体横截面图。

具体实施方式

本发明涉及一种隔离输出切换电路。所述切换电路包含输出切换装置，其具有输入节点、输出节点及控制输入节点。栅极下拉电路经采用以响应于可包含来自一或多个电流源的输出电流的控制信号(或信号)来控制输出切换装置的控制输入节点。栅极下拉电路通过将控制输入节点的电压电平提高到高于输出节点的电压电平来激活输出切换装置(例如，将输入节点上的输入电压切换到输出节点)。可经由隔离栅极上拉电路控制栅极下拉电路，所述隔离栅极上拉电路接收启用信号且响应于所述启用信号产生控制信号以控制栅极下拉电路。

然而，与现有切换控制方案相反，栅极下拉电路通过将控制输入节点箝位到输出节点的电压电平来去激活输出切换装置，而不是将控制输入下拉到共同接地连接用于去激活。以此方式，经由共同接地连接及相关联的耦合防止电感性回扫电压(其可在断开位于切换装置的输出节点处的电感性负载的情况下被诱导)干扰其它切换电路。另外，栅极控制电路可实施有多个较小装置(例如，与通常所使用的较大装置相比较具有较低击穿电压)以执行切换装置的激活及去激活。通过使用具有较低击穿电压的较小晶体管，可节省半导体占据面积，这就减少半导体处理中的成本。

栅极上拉电路可包含斜率控制电路以控制控制信号的上升及下降时间的改变速率(例如斜率)，使得栅极下拉电路中的控制晶体管装置的击穿电压经控制低于预定阈值。通过控制控制信号的斜率，控制晶体管装置的输入到输出电压差可经控制低于其击穿电压。栅极上拉电路中的斜率控制电路也可延迟栅极下拉电路中的控制晶体管的断开，其又允许连接到输出节点的电感式负载的额外时间以在输出切换装置的去激活期间完全放电以进一步减少噪声。

可通过在半导体的隔离区内(例如，P_EPI区)的栅极下拉电路中(例如，在SPWELL区中)制造晶体管来促进隔离噪声减少。此包含经由相反掺杂的阱区(例如NWELL)进一步环绕隔离区以形成围绕相应晶体管的隔离二极管区域从而减轻邻近的切换沟道之间的噪声的传输及接收。

图1说明隔离输出切换电路100的实例。输出切换电路100通过将输出切换装置110的控制输入箝位到所述装置的输出电压电平来使所述装置的控制输入放电。如本文中使用，举例来说，术语电路可包含执行电路功能(例如模拟电路或控制电路)的有源及/或无源元件的集合。额外地或替代地，举例来说，术语电路可包含集成电路，其中电路元件的全部及/或部分制造于共同衬底上。

如图1的实例中所展示，输出切换装置110包含输入节点120、输出节点130及控制输入节点140。控制输入节点140使施加到输入节点120的输入电压150能够被切换到驱动负载160的输出节点130。负载160可为电阻性负载、电感性负载、电容性负载或其组合。如所展示，负载160耦合到与输入侧接地(例如，电路接地)(例如，与输入电压150及/或本文中所描述的其它输入侧电路相关联)隔离的负载侧接地(例如，底板接地)。在一个实例中，输入电压150可为电池电压，但其它电压源是可能的(例如，切换电源电压、调节DC电压，等等)。

栅极下拉电路170响应于一或多个控制信号而控制输出切换装置110的控制输入节点140。栅极下拉电路170通过将控制输入节点140的电压电平提高到高于输出节点130的电压电平来激活输出切换装置110。如本文中使用，术语激活是指有效地形成输入节点120与输出节点130之间的低阻抗路径的输出切换装置中的切换动作。术语去激活是指有效地断开输入节点120与输出节点130之间的路径的切换动作。栅极下拉电路170通过将控制输入节点140箝位到输出节点130的电压电平来去激活输出切换装置110。如先前所指出，与现有切换控制方案(其通常将控制输入节点140下拉到局部接地连接以用于去激活)相反，栅极下拉电路170通过将控制输入节点140箝位到接近输出节点130的电压电平的电平以断开输出切换装置110从而去激活所述装置。以此方式，在断开位于输出切换装置110的输出节点130处的电感性负载160的情况下被诱导的电感性回扫电压经由局部接地连接及相关联的耦合减轻干扰其它切换电路。参考图4说明来多沟道切换电路，其中可缓解在一个电路中产生的电感性回扫电压出现在邻近切换电路中的情况。

在图1的实例中，栅极上拉电路180接收启用信号且响应于所述启用信号而产生到栅极下拉电路170的控制信号(或信号)。栅极下拉电路170包含至少一个晶体管装置以将电压施加到控制输入节点140从而激活及去激活输出切换装置110。如所展示，栅极下拉电路170与栅极上拉电路的组合可实施为共享共同半导体衬底的控制器190。在其它实例中(参见例如图4)，单个控制器可支持多个栅极下拉/上拉电路以控制用于驱动一个以上负载的多个切换沟道。栅极上拉电路180还包含斜率控制，其控制施加到栅极下拉电路170的控制信号的上升及下降特性。斜率控制提供施加到栅极下拉电路170中的驱动晶体管的经控制的上升及下降时间信号。此允许驱动晶体管的输入上升地更缓慢且与控制跨越驱动晶体管的输入及输出电压差的驱动晶体管的输出信号的上升时间一致。此允许利用具有较低击穿电压的较小驱动晶体管装置且因此节省半导体占据面积。以下参考图6及7描述这些及其它隔离方面。

图2说明隔离输出切换电路200的实例，其通过将输出切换装置的控制输入箝位到单个装置的输出电压电平来使所述输出切换装置的控制输入放电。在此实例中，控制器210包含栅极上拉电路214及栅极下拉电路220，其共同地控制输出切换装置(展示为FET 230)。FET 230驱动连接到负载侧接地的串联电阻器RLOAD及电感器LSERVO。电池源240将输入电力提供到FET 230且连接到电路侧接地。负载侧接地及电路侧接地彼此电隔离。

控制器210可通过电阻器R_EXT及DIODE_EXT耦合到局部电路接地。外部二极管DIODE_EXT在电池源240误接的事件中提供保护。为进一步隔离栅极下拉电路220，可制造各种半导体隔离区以促进此隔离(例如，邻近切换沟道之间的隔离)。栅极下拉电路220可包含环绕P型隔离槽260的NWELL区250，其中箭头符号270表示形成于半导体的浅P型阱(SPWELL)区中的栅极下拉电路中的各种晶体管。NWELL 250可耦合到源240，而隔离槽260可耦合到VOUT，其中NWELL及P隔离部分形成反向偏压二极管区以提供进一步隔离。本文参考图7揭示此类区。在栅极下拉电路220的270处所表示的各种晶体管包含驱动晶体管以操作FET 230。栅极上拉电路214中的斜率控制电路提供施加到栅极下拉电路220中的驱动晶体管的经控制的上升及下降时间信号。如先前所指出，此允许驱动晶体管的输入上升地更缓慢且与控制跨越驱动晶体管的输入及输出电压差的驱动晶体管的输出信号的上升时间一致。此允许利用具有较低击穿电压的较小驱动晶体管装置且因此节省半导体占据面积。

图3说明图2中所描绘的电路的实例电压及时序图300。在310处，展示施加到图2的栅极上拉电路214的启用信号EN。在320处，展示到输出FET 230的栅极驱动。当EN信号变低时，栅极驱动响应于电路的电感器回扫动作变为负的。到负载的输出电压展示在330处且大体上跟随栅极的驱动信号且响应于启用信号EN。如所展示，局部接地在340处大体上未受干扰，此归因于输出及栅极上的负响应。信号350展示响应于启用信号EN的跨越LSERVO的电感器电压。

图4说明隔离输出切换电路400的实例，其使多个输出切换装置410及414的控制输入放电。在此实例中，单个控制器420包含两个沟道以驱动切换装置410及414。两个以上沟道可类似地提供于控制器420中。第一沟道包含栅极上拉1，展示为GP 1，其驱动栅极下拉424以控制输出切换装置410。第二沟道包含栅极上拉2，展示为GP 2，其驱动栅极下拉430以控制输出切换装置414。每一切换装置410及414接收共同电池源440。在此实例中，切换装置410驱动串联电阻器及电感性负载，而第二沟道的切换装置414驱动电阻性负载。

图5说明图4中所描绘的电路的实例电压及时序图500。此实例证实一种情况：一个沟道中的电感性负载的切换对邻近沟道具有最小影响。在510处，对针对第一沟道的启用EN 1施以脉冲而启用EN 2保持非作用。在520处，响应于相应启用EN 1及EN 2展示针对晶体管410及414的相应栅极驱动脉冲。在530处，响应于相应启用EN 1及EN 2展示针对每一沟道的相应输出电压。由于由电路400提供的隔离，因此第一沟道输出电压VOUT1的电压响应不影响邻近输出VOUT2。在540处，局部接地电压保持大体上恒定接近于零伏特，这说明来自一个沟道的电感性回扫电压未经由接地传达到邻近沟道。在550处，针对每一沟道展示相应负载电压响应，这表示第一沟道的电感性负载大体上不影响邻近沟道的电阻性负载。

图6A及6B说明隔离输出切换电路600的实例，其通过将输出切换装置610的控制输入箝位到所述装置的输出电压电平来使所述装置的控制输入604放电。输出切换装置610包含到切换装置610的输入节点(展示为漏极连接)、输出节点(展示为源极连接)及控制输入节点604(展示为栅极连接)。控制输入节点604使施加到输入节点的输入电压(展示为VBAT)能够被切换到输出节点。栅极下拉电路614响应于至少一个控制信号控制输出切换装置610的控制输入节点604。栅极下拉电路614采用至少一个晶体管装置以通过将控制输入节点604的电压电平提高到高于输出节点的电压电平来激活输出切换装置610，且通过将控制输入节点箝位到输出节点的电压电平来去激活所述输出切换装置。在此实例中，两个串联晶体管装置MN2及MN3串联操作以驱动装置610的栅极(例如控制节点)。环绕电路614的虚线表示用于使用以符号形式表示于620、624及626处的隔离槽操作的隔离的NWELL区。电路614中的每一晶体管可形成于驻留于隔离槽中的SPELL区域中，例如下文参考图7所说明及描述。

栅极上拉电路630接收启用信号EN且响应于所述启用信号而产生到栅极下拉电路的至少一个控制信号。在此实例中，响应于启用信号EN，经由分别经由开关644、646及648切换的电流源634、636及638来驱动控制信号。栅极上拉电路中的斜率控制电路650控制控制信号的上升及下降时间的斜率(例如，来自电流源的电流可增加或减少的快慢程度的斜率)，使得栅极下拉电路614中的晶体管装置的击穿电压低于预定阈值。在此实例中，经由斜率控制电路650来控制控制信号654的上升及下降时间。当控制信号被施加到位于656处的晶体管的分压器网络时，斜率信号MNCASC0及MNCASC1产生且分别被施加到MN2及MN3。通过控制MNCASC0及MNCASC1的上升及下降时间，到MN2及MN3的输入更紧密跟踪输出电压的上升(展示于658处)。以此方式，跨越MN2及MN3从栅极到漏极的输出电压差未超过相应装置的击穿电压。因此，在电路中可采用较小装置，这样节省半导体占据面积。在此实例中，举例来说，考虑到电路614具有的电压栅极到源极及电压栅极到体击穿电压不应超过6.8伏特，使用5V装置。具有不同击穿电压的其它晶体管类型(例如，3.3V装置)是可能的。

通过还控制MNCASC信号的下降时间，可允许输出电感器在切换装置610断开之前完全放电。斜率控制电路650可包含滤波器(例如，包含至少一个电阻器及电容器)以控制通过装置656的电流控制信号654的上升及下降时间。击穿电压涉及电路614中的晶体管装置的栅极与漏极之间的电压或涉及栅极与到相应装置的体二极管连接之间的电压。

栅极下拉电路614包含分压器656中的一连串经耦合的晶体管装置，所述一连串经耦合的晶体管装置从栅极上拉电路630接收偏压电流以将偏压电压提供到晶体管装置MN2及MN3的控制输入。具有电流镜MN0及MN1的偏压电路660使预定最小偏压电流能够在输出切换装置被激活的情况下经由MN4流过晶体管装置MN2/MN3(例如1uA)，且在输出切换装置被去激活的情况下将预定下拉电流提供到晶体管装置MN2/MN3(例如8uA)。

栅极下拉电路614中的每一晶体管装置可制造于半导体衬底的SPWELL区域上。SPWELL区域可形成于在NWELL环之间形成的隔离外延(EPI)层内。隔离EPI层及NWELL环形成隔离二极管以将电压隔离提供到邻近切换沟道(参见例如图7)。SPWELL区域及NWELL环之间的距离尺寸可被控制为预定距离以将预定隔离电压范围提供到邻近切换沟道。

栅极上拉电路630包含第一电流源634，其响应于启用信号EN经由开关644切换以将偏压电流供应到位于分压器656处的一连串经耦合的晶体管装置。第二电流源636响应于启用信号EN经由开关646切换以在输出切换装置被去激活的情况下将下拉电流(例如8uA)供应到偏压电流。第三电流源638响应于启用信号EN切换以在输出切换装置610被激活的情况下将上拉电流(例如80uA)供应到晶体管装置MN2及MN3。如所展示，可提供位于670处的一组隔离晶体管装置(例如，65v DEPMOS装置)以将电流从栅极上拉电路630中的相应电流源634到638传递到栅极下拉电路614。

图7说明图6的栅极下拉电路中所描绘的单个晶体管的实例半导体横截面图700。以实例的方式，展示单个晶体管装置710，其可表示图6的栅极下拉电路中所表示的任何晶体管。晶体管装置710包含栅极连接、漏极连接及耦合到体或装置的背栅极连接的源极连接。图6的栅极下拉电路中的每一晶体管装置可制造于半导体700的浅P型阱(SPWELL)区域720上，其中NBL层730(N型掩埋层)形成半导体的衬底。SPWELL区域720形成于在NWELL环744之间形成的隔离外延(EPI)区740(例如隔离槽)内。隔离EPI层740及NWELL环744形成隔离二极管以将电压隔离提供到邻近切换沟道(展示于750处)。所形成的隔离二极管的符号表示展示于760处。如先前所描述，NWELL环744可连接到输入源电压，而隔离区740可连接到输出电压VOUT。装置710的相应增益、漏极、源极及背栅极区经展示为形成到SPWELL区域720中。在SPWELL区域720与NWELL环744之间可提供距离“D”，其尺寸被控制为预定距离以将预定隔离电压范围提供到邻近切换沟道。实例距离D可包含约6个设计单元，其中一微米距离约等于35个设计单元。可在其它实例中利用不同设计单元。

上文已描述的内容为实例。当然，描述组件或方法的每一个可想到的组合是不可能的，但所属领域的技术人员将认识到许多另外的组合及排列是可能的。因此，本发明希望涵盖落入本申请案(包含所附权利要求书)的范围内的所有此类替代、修改及变化。如本文中使用，术语“包含”意味着包含但不限于。另外，在本发明或权利要求书列举“一”、“第一”或“另一个”元件或其等效物的情况中，应解释为包含一个或一个以上此元件，既不要求也不排除两个或两个以上此类元件。