一种基于开关电容的可配置多模滤波器的制作方法

本发明涉及一种滤波器，尤其是一种基于开关电容的可配置多模滤波器。

背景技术：

滤波器是模拟电路中最重要的构件之一，在电信设备和各类控制系统中的应用极为广泛。一个产品的优劣，往往取决于这个产品电路中滤波器性能。

目前，集成电路滤波器主要使用连续时间滤波器和开关电容滤波器这两种。其中，连续时间模拟滤波器能够应用到较高的频率，它的传输函数系数由跨导和电容值来决定，精度和线性度不好，零极点控制复杂，受工艺影响大；而开关电容滤波器传输函数取决于电容比，与工艺参数无关，传输函数精度高，且用较小电容实现大电阻，节省面积，利于集成，满足高集成度、高精度、低功耗等设计方向。可配置多模滤波器，相对于普通滤波器，具有可以通过控制使同一电路工作在低通、带通等不同模式的优点。

现有的可配置多模滤波器，只能配置工作在简单的低通、带通工作，其工作模式非常单一。

技术实现要素：

针对现有技术的不足，本发明的目的在于提供一种基于开关电容的可配置多模滤波器，解决现有的可配置多模滤波器，只能配置工作在简单的低通、带通等单一工作模式的不足。

为了达到上述目的，本发明采用以下技术方案：

一种基于开关电容的可配置多模滤波器，所述滤波器包括模拟信号处理构件、数字控制构件和参考电压电流源，所述模拟信号处理构件包括低通带通复用滤波器、迟滞比较器、输入端口和输出端口，所述低通带通复用滤波器连接有迟滞比较器、输入端口和输出端口；所述数字控制构件包括SPI、时钟计时器、逻辑控制芯片、采样时钟选择器、计数器和存储寄存器，所述逻辑控制芯片连接有SPI、采样时钟选择器和存储寄存器，所述采样时钟选择器和逻辑控制芯片都与模拟信号处理构件中的低通带通复用滤波器相相连，所述时钟计时器连接有计数器和存储寄存器，所述计数器和存储寄存器与模拟信号处理构件中的迟滞比较器相连接。

所述低通带通复用滤波器是由两个低Q值二阶开关电容电路级联而成的四阶巴特沃斯滤波器。

本发明中，输出端口是一个AB类运算放大器，其静态电流对工艺变化不敏感；迟滞比较器中设有正反两条反馈通路，当正反馈系数大于负反馈系数时，迟滞电压才产生；输入端口采用双采样结构设计，用于消除放大器失调影响和降低1/f噪声；存储寄存器中设有一个迟滞比较值，当计数器结果变动小于该值时，判定是由环境噪声造成的，保持配置多模滤波器工作状态不变；当计数结果变动大于迟滞比较值时，判定变化是由输入信号基频变动造成的，配置多模滤波器自适应地跟随变化输入信号基频率改变工作状态。

本发明有两种工作模式即固定模式和自适应模式，其是通过SPI来进行配置的：

（1）当工作在固定模式时，可配置多模滤波器可配置为旁路工作模式、低通滤波器、Q=2的带通滤波器和Q=4的带通滤波器共四种模式的一种，滤波器的带宽或中心频率可根据需要通过SPI配置为8kHz，10kHz、12.5kHz、16kHz、20kHz、25kHz、32kHz和40kHz的一种频率。输入信号V_in通过输入端口输入到多模滤波器，处理后直接通过输出端口输出V_out。

（2）当工作在自适应模式时，可以根据输入信号的频率来选择合适的低通或带通滤波器来对输入信号进行处理，此时，输入信号V_in通过输入端口到多模滤波器，输出信号V_out通过输出端口输出，同时由迟滞比较器、计数器、存储寄存器组成的实时反馈回路反馈到逻辑控制芯片，选择低通或带通，跟随输入信号基频变化自适应低通的截止频率或带通滤波器中心频率，来滤除信号的低频噪声和高频噪声。

本发明使用数字控制构件对滤波器模式进行配置，可以使滤波器工作在旁路模式、低通、带通和自适应模式；使用迟滞比较器和存储寄存器，提高了抗干扰能力，性能优异。

附图说明

图1是本发明一种基于开关电容的可配置多模滤波器的结构框图；

图2是本发明一种基于开关电容的可配置多模滤波器的低通带通复用滤波器的电路图；

图3是本发明一种基于开关电容的可配置多模滤波器的迟滞比较器的电路图；

图4是本发明一种基于开关电容的可配置多模滤波器的输入端口的电路图；

图5是本发明一种基于开关电容的可配置多模滤波器的输出端口的电路图。

图中，1-模拟信号处理构件，11-低通带通复用滤波器，12-迟滞比较器，13-输入端口，14-输出端口，2-数字控制构件，21-SPI，22-时钟计时器，23-逻辑控制芯片，24-采样时钟选择器，25-计数器，26-存储寄存器。

具体实施方式

下面通过实施例结合附图对本发明作进一步的描述。

一种基于开关电容的可配置多模滤波器，滤波器包括模拟信号处理构件1、数字控制构件2和参考电压电流源3，所述模拟信号处理构件1包括低通带通复用滤波器11、迟滞比较器12、输入端口13和输出端口14，所述低通带通复用滤波器11连接有迟滞比较器12、输入端口13和输出端口14；所述数字控制构件2包括SPI21、时钟计时器22、逻辑控制芯片23、采样时钟选择器24、计数器25和存储寄存器26，所述逻辑控制芯片23连接有SPI21、采样时钟选择器24和存储寄存器26，所述采样时钟选择器24和逻辑控制芯片23都与模拟信号处理构件1中的低通带通复用滤波器11相相连，所述时钟计时器22连接有计数器25和存储寄存器26，所述计数器25和存储寄存器2与模拟信号处理构件1中的迟滞比较器12相连接。

低通带通复用滤波器11是由两个低Q值二阶开关电容电路级联而成的四阶巴特沃斯滤波器，如图2所示。图中的开关P0、P1和P2控制选择采样电容和反馈电容，实现电容复用，使滤波器工作在三种不同的滤波模式:低通、Q=2的带通和Q=4的带通。滤波器中的运放为基于开关电容共模反馈的套筒式全差分放大器，提供滤波器所需的高开环增益和高输入电阻。同时通过增大运放的输入对管面积等技术降低运放的失调电压。

迟滞比较器12中设有正反两条反馈通路，如图3所示，当正反馈系数大于负反馈系数时，迟滞电压才产生。图中M6与M7结构相同，共有两条反馈通路：M5引入的电流串联负反馈；M6、M7产生的电压并联正反馈。只有当，迟滞电压才产生且可迟滞电压随信号噪声的大小进行调整，提高抗干扰能力。

输入端口13采用双采样结构设计，如图4所示，用于消除放大器失调影响和降低1/f噪声。输入端口13实现两个功能：将单端输入信号转换为差分信号；调节共模电压，适应低通滤波器输入共模电压范围。输出信号只与输入信号有关，与放大器失调电压无关，因此消除了失调对放大器性能的影响。

输出端口14是一个AB类运算放大器，如图5所示，M0～M4构成第一级差分输入端口；M5～M10构成第二级同相放大器，其中M7（M9）构成的反相放大器以栅漏端相连的M11（M13作为负载，和前级M6和M5一起构成第二级同相放大器；M11～M14构成AB类输出端口。由于栅漏端相连的M11（M13）可看作二极管负载，较小的等效电阻降低了第二级同相放大器的增益，A（B点的电压随工艺的变化较小，因此其静态电流对工艺变化不敏感。

存储寄存器26中设有一个迟滞比较值，当计数器结果变动小于该值时，判定是由环境噪声造成的，保持配置多模滤波器工作状态不变；当计数结果变动大于迟滞比较值时，判定变化是由输入信号基频变动造成的，配置多模滤波器自适应地跟随变化输入信号基频率改变工作状态。