技术总结
本发明公开了一种具有存储同步识别功能的多通道并行采集系统，在多通道并行采集系统的N个FPGA模块中，第1个FPGA模块根据触发通道的触发信号生成有效触发信号，并发送给第2个FPGA模块；第2至第N个FPGA模块中的每个FPGA模块，分别配置一个延迟模块和同步识别模块，采用同步识别模块在多通道并行采集系统初始化时按照FPGA模块序号依次对延迟模块的延迟值进行设置，在实际工作时，延迟模块接收前一个FPGA模块的有效触发信号，根据延迟值延迟后发送给触发模块，进而生成有效触发信号。本发明通过对多通道并行采集系统中各FPGA模块中有效触发信号进行准确的识别与控制，从而保证后端存储数据顺序的正确性。
技术研发人员：黄武煌;曾浩;杨扩军;张沁川;潘卉青;叶芃;陈浩天
受保护的技术使用者：电子科技大学
技术研发日：2016.09.22
技术公布日：2019.01.25