一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统及方法与流程

技术特征：

1.一种采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：由比较器模块、SAR逻辑控制模块和7位DAC模块组成；其中，

所述比较器模块用于比较前级限幅放大器的两个差分输出端的电压大小，并且将比较结果转换为1位二进制控制码给后级SAR逻辑控制模块；

所述SAR逻辑控制模块用于接收比较器模块的输出，并且根据比较器模块的输出来确定给7位DAC模块的控制码；

所述7位DAC模块用于接收SAR逻辑控制模块的控制字，并且根据控制字来从限幅放大器的两个输入端分别抽取不同大小的电流；所述比较器模块包括9个NMOS管和7个PMOS管，其中，9个NMOS管包括第一NMOS管（M1），第二NMOS管（M2），第三NMOS管（M9），第四NMOS管（M10），第五NMOS管（Msw1），第六NMOS管（Msw2），第七NMOS管（MR1），第八NMOS管（MR2），第九NMOS管（Mtail1）；7个PMOS管包括第一PMOS管（M3）,第二PMOS管（M4）,第三PMOS管（M7）,第四PMOS管（M8），第五PMOS管（MC1）、第六PMOS管（MC2）、第七PMOS管（Mtail2）；所述比较器模块的INN端接第一NMOS管（M1）的栅极，比较器模块的INP端接第二NMOS管（M2）的栅极；第一NMOS管（M1）的源极接第五NMOS管（Msw1）的漏极，第二NMOS管（M2）的源极接第六NMOS管（Msw2）的漏极，第五NMOS管（Msw1）的栅极接节点电压fn，第六NMOS管（Msw2）的栅极接节点电压fp，第五NMOS管（Msw1）的源极接第九NMOS管（Mtail1）的漏极，第六NMOS管（Msw2）的源极接第九NMOS管（Mtail1）的漏极；比较器模块的CLK端接第九NMOS管（Mtail1）的栅极，第九NMOS管（Mtail1）的源极接地；第一NMOS管（M1）的漏极接第五PMOS管（MC1）的漏极以及第六PMOS管（MC2）的栅极，第二NMOS管（M2）的漏极接第六PMOS管（MC2）的漏极以及第五PMOS管（MC1）的栅极；第五PMOS管（MC1）的源极接全局电源电压网络VDD，第六PMOS管（MC2）的源极接全局电源电压网络VDD；第一PMOS管（M3）的源极接全局电源电压网络VDD，第一PMOS管（M3）的漏极接第五PMOS管（MC1）的漏极；第一PMOS管（M3）的栅极接输入外部时钟信号CLK；第二PMOS管（M4）的源极接全局电源电压网络VDD，第二PMOS管（M4）的漏极接第六PMOS管（MC2）的漏极；第二PMOS管（M4）的栅极接输入外部时钟信号CLK；第七NMOS管（MR1）的栅极接节点电压fp，源极接地，漏极接第三NMOS管（M9）的漏极；第八NMOS管（MR2）的栅极接节点电压fn，源极接地，漏极接第四NMOS管（M10）的漏极；第三NMOS管（M9）的源极接地，栅极接第三PMOS管（M7）的栅极以及输出节点Outp，漏极接输出节点Outn；第四NMOS管（M10）的源极接地，栅极接第四PMOS管（M8）的栅极以及输出节点Outn，漏极接输出节点Outp；第三PMOS管（M7）的漏极接输出节点Outn，栅极接输出节点Outp，源极接第七PMOS管（Mtail2）的漏极；第四PMOS管（M8）的漏极接输出节点Outp，栅极接输出节点Outn，源极接第七PMOS管（Mtail2）的漏极；第七PMOS管（Mtail2）的栅极接输入外部时钟信号的反相信号，源极接全局电源电压网络VDD。

2.根据权利要求1所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述限幅放大器的Vout+端接比较器模块的INP端，限幅放大器的Vout-端接比较器模块的INN端，第一外部时钟clk1接比较器模块的CLK端，比较器模块的输出端OUTP接SAR逻辑控制模块的Din端；

所述SAR逻辑控制模块的输入端口rstn接外部信号RSTn， SAR逻辑控制模块的CLK端接第二外部时钟clk2，输出口Dout<6:0>接7位DAC模块的输入口Din<6:0>；

所述7位DAC模块的两路电流输出端Iout+和Iout-分别接限幅放大器的两路输入端Vin+和Vin-。

3.根据权利要求1或2所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述SAR逻辑控制模块通过以下算法流程实现：

初始化时，将输出端Dout<6:0>赋值为7’b1000000，并将循环次数i置为7；然后进入循环中，第一步将循环次数i减1，第二步将控制字Dout<6:0>的第i位赋值为当前比较器的输出，第三步将控制字Dout<6:0>第i-1位预置为1，第四步将控制字Dout<6:0>输出给DAC模块；最后判断循环次数i是否大于1，如果满足条件，则返回第一步，继续执行循环，否则退出程序，算法结束。

4.根据权利要求1或2所述的采用逐次比较算法校准RSSI电路中限幅放大器的直流失调的系统，其特征在于：所述7位DAC模块包括电流源，第十NMOS管（M00），第十一NMOS管（M01），以及7个正交输入端，分别为第一至第七级正交输入端，其中，第一级正交输入端包括第一反相器（inv1）、一级第一NMOS管（M10），一级第二NMOS管（M11），一级第三NMOS管（M12），一级第四NMOS管（M13）；以此类推，每个正交输入端均包括一个反相器、4个NMOS管；所述电流源的输入端接全局电源电压网络VDD，输出端接第十一NMOS管（M01）的漏极；第十一NMOS管（M01）的漏极接第十NMOS管（M00）的栅极以及电流源的输出端，栅极接一级第二NMOS管（M11）的栅极，源极接第十NMOS管（M00）的漏极；第十NMOS管（M00）的漏极接第十一NMOS管（M01）的源极，栅极接电流源的输出端，源极接地；

一级第一NMOS管（M10）源极接地，栅极接第十NMOS管（M00）栅极，漏极接一级第二NMOS管（M11）的源极；一级第二NMOS管（M11）的源极接一级第一NMOS管（M10）的漏极，栅极接第十一NMOS管（M01）的栅极，漏极接一级第三NMOS管（M12）的源极；一级第三NMOS管（M12）的漏极接电流输出端Iout-，栅极接第一反相器（inv1）的输出端，源极接一级第二NMOS管（M11）的漏极；一级第四NMOS管的漏极接电流输出端Iout+，栅极接第一反相器（inv1）的输入端，源极接一级第二NMOS管（M11）的漏极；第一反相器（inv1）的输入接Din<0>；

二级第一NMOS管（M20）源极接地，栅极接第十NMOS管（M00）栅极，漏极接二级第二NMOS管（M21）的源极；二级第二NMOS管（M21）的源极接二级第一NMOS管（M20）的漏极，栅极接第十一NMOS管（M01）的栅极，漏极接二级第三NMOS管（M22）的源极；二级第三NMOS管（M22）的漏极接电流输出端Iout-，栅极接第二反相器inv2的输出端，源极接二级第二NMOS管（M21）的漏极；二级第四NMOS管（M23）的漏极接电流输出端Iout+，栅极接第二反相器（inv2）的输入端，源极接二级第二NMOS管（M21）的漏极；第二反相器（inv2）的输入接Din<1>；

依次类推，七级第一NMOS管（M70）源极接地，栅极接第十NMOS管（M00）栅极，漏极接七级第二NMOS管（M71）的源极；七级第二NMOS管（M71）的源极接七级第一NMOS管（M70）的漏极，栅极接第十一NMOS管（M01）的栅极，漏极接七级第三NMOS管（M72）的源极；七级第三NMOS管（M72）的漏极接电流输出端Iout-，栅极接第七反相器inv7的输出端，源极接七级第二NMOS管（M71）的漏极；七级第四NMOS管（M73）的漏极接电流输出端Iout+，栅极接第七反相器（inv7）的输入端，源极接七级第二NMOS管（M71）的漏极；第七反相器（inv7）的输入接Din<6>。