一种自适应带宽全集成小数分频锁相环的制作方法

本实用新型涉及集成电路技术领域，具体地讲，是涉及一种自适应带宽全集成小数分频锁相环。

背景技术：

无线通信技术的进步推动射频收发信机芯片朝着高性能，高集成度，低功耗，低成本方向发展。锁相环作为无线收发信机的关键模块，起着提供本振信号进行频率转换和信道选择的功能，在各种锁相环结构中，电荷泵型锁相环因其具有高稳定性、大捕捉范围、零静态相位误差等优点成为目前使用最为广泛的结构。

高性能全集成锁相环面临的主要问题在于低通环路滤波器的集成。无源滤波器结构简单、易于实现，对带内相位噪声影响较小，有源滤波器结构复杂，并且有源器件会引入额外的噪声恶化相位噪声性能。因此在锁相环设计中如果没有特殊要求，通常优先选择无源滤波器结构。图1所示为三阶无源环路滤波器，包括电容C1、C2、C3和电阻R1、R2。电荷泵输出Icp分别连接电阻R1、R2和电容C2，信号经电阻R2后输出Vout至下一级电路。整体传输函数Vout(s)＝(1+s·T1)/((s·A)·(1+s·T2)·(1+s·T3))，其中A＝C1+C2+C3，零点时间常数T1＝R1·C1、极点时间常数T2＝R1·C1·C2/(C1+C2+C3)、T3＝R2·C3，还有一个极点位于零频率。

为满足锁相环环路稳定性要求，用于产生零点的电容C1取值通常很大，在芯片内部实现会占用大量的面积。为了保持相同环路带宽的同时尽可能减小零点电容C1，只有通过增加环路滤波器电阻R1和R2、减小电荷泵充放电电流Icp。一方面，电阻阻值越大，相应的热噪声也就越大，热噪声会直接调制后级级联的压控振荡器；另一方面，锁相环电荷泵噪声传输函数与充放电电流成反比，充放电电流越小，其对锁相环整体相位噪声贡献也就越明显。因此，为了便于环路滤波器的片内集成，仅仅依靠减小电容容值，不可避免会造成相位噪声的恶化。

目前较为通行的办法是采用双环路滤波器结构。该结构将两路成比例电荷泵输出电流，经过不同支路处理后相加，可以达到电容倍增的效果，以便得到等效放大后的零点电容。如图2所示，双环路滤波器包括运算放大器OPA1、OPA2、电容C1、C2、C3和电阻R1、R2。电荷泵1输出电流为Icp，电荷泵2输出电流为K*Icp，K＞1。电容C2一端连接电荷泵1输出端和运算放大器OPA1反相输入端，另一端连接运算放大器OPA1输出端和运算放大器OPA2正相输入端；电荷泵2输出连接电阻R1、电容C1和运算放大器OPA2反相输入端；参考电压Vref分别连接运算放大器OPA1正相输入端、电阻R1与电容C1。运算放大器OPA2输出端经电阻R2最终输出，并通过电容C3连接到地。

电荷泵1电流Icp经运算放大器OPA1与电容C2组成的积分支路输出，产生位于零频率处的极点，传输函数V1＝-Icp/(s·C2)。电荷泵2电流K*Icp经过电阻R1和电容C1构成的并联支路输出，传输函数V2＝K·Icp·R1/(1+s·R1·C1)。由于V1信号反向，两条信号支路经过运算放大器OPA2构成的减法器，等效为信号相加，构成传输函数V3≈-Icp·(1+s·K·R1·C2)/((s·C2)·(1+s·R1·C1))，输出信号再经过电阻R2和电容C3，得到最终的双环路滤波器整体传输函数Vout＝-Icp·(1+s·T1)/((s·C2)·(1+s·T2)·(1+s·T3))。其中零点时间常数T1＝R1·K·C2，极点时间常数T2＝R1·C1，T3＝R2·C3，还有一个极点位于原点。锁相环实际设计中，零点电容容值远大于电容C2、C3，因此双环路滤波器可以实现与无源滤波器结构近似相等的极点频率，同时零点电容能够按照两路电荷泵充放电电流倍数等比例减小，只需达到原来容值的1/K便可获得相同的零点频率，进而实现一致的传输函数。

这种双环路滤波器结构能有效减小片内集成滤波器所需电容面积，但仍然存在一些不足。由于采用了运算放大器OPA1、OPA2实现积分和减法功能，有源电路会消耗额外的电流增加功耗，同时运算放大器输出噪声会伴随滤波器传输函数叠加到压控振荡器输入控制电压，导致锁相环带内相位噪声性能降低。

技术实现要素：

为克服现有技术中的上述问题，本实用新型提供一种自适应带宽全集成小数分频锁相环，通过低功耗、低噪声、易集成的环路滤波器，结合自适应带宽技术，以满足高性能全集成小数分频锁相环的实际需求，实现频率综合器芯片全集成、高性能、低成本和小型化。

为了实现上述目的，本实用新型采用的技术方案如下：

一种自适应带宽全集成小数分频锁相环，包括接收参考信号Fref和分频信号的鉴频鉴相器PFD，分别接收鉴频鉴相器PFD的控制信号且并联的第一电荷泵CP1和第二电荷泵CP2，与第一电荷泵CP1和第二电荷泵CP2均连接的环路滤波器LPF，接收环路滤波器LPF输出信号并提供信号输出Vout的LC压控振荡器VCO，从LC压控振荡器VCO的输出端采集信号的前置分频器Prescaler，接收前置分频器Prescaler的输出信号并反馈前置分频器且同时为鉴频鉴相器PFD提供分频信号的可编程分频器PSCounter，与可编程分频器PSCounter连接的∑-Δ调制器，以及与LC压控振荡器VCO连接的自动频率校准电路；

所述环路滤波器LPF包括电阻R10、R20，以及电容C10、C20和C30，其中，第一电荷泵CP1的输出端连接电阻R10、R20和电容C20，第二电荷泵CP2的输出端连接电阻R10另一端和电容C10，电阻R20另一端连接电容C30并连接LC压控振荡器VCO输入端，电容C10、C20和C30的另一端接地，其中，电容C10值远大于电容C20值。

当电荷泵工作在充放电状态时，电容C10和C20积累来自电荷泵的输出电流，并转换为电压；当电荷泵输出工作在高阻状态时，电容C10和C20进行电荷共享。由于电容C10取值远大于C20，电容C10将吸收大部分来自电荷泵的输出电流。第一电荷泵CP1输出电流为Icp1，第二电荷泵输出电流为k*Icp1，其中k<1。由于两者输入信号受鉴频鉴相器共同控制且极性相反，将会同时对环路滤波器进行充电和放电，第一电荷泵CP1输出电流Icp1流经电阻R10后进行分流，其中k*Icp1流过第二电荷泵CP2，(1-k)*Icp1流过电容C10，导致电容C10上的电压变化速率变缓，产生新的环路滤波器零点时间常数R1·C1/(1-k)。因此，为不改变环路瞬态特性，保持和单电荷泵环路滤波器结构相同的传输函数和输出电压变化，所述环路滤波器零点电容C10只需满足原有容值的1-k倍。

锁相环环路带宽与压控振荡器压控增益成正比、与输出频率成反比。在宽带压控振荡器设计中，压控增益变化范围大于工作频率调谐范围，使得在整个频带内环路带宽变化范围过大，不利于全集成锁相环相位噪声和锁定时间的优化。因此为了改善压控增益变化对锁相环环路带宽的影响，在所述LC压控振荡器设置数控的可变电容阵列和频率粗调电容阵列。

具体地，所述LC压控振荡器VCO包括晶体管M1、M2、M3、M4，电阻R1、R2、R3，电容C1、C2，可变电容Cvar1、Cvar2，差分电感L1，以及共用偏置电压vb和输入控制信号BIT<N:1>且分别连接输出端口outp和outn的可变电容阵列和频率粗调电容阵列，其中，控制信号BIT<N:1>来自自动频率校准电路，输出端口outp和outn合成信号输出Vout；其中，晶体管M1和M2的源极均通过电阻R1接入电源vdd，晶体管M1和M2的栅极和漏极相互连接形成PMOS互耦对管提供负阻；晶体管M3和M4的源极均接地，其栅极和漏极相互连接形成NMOS互耦对管提供负阻；晶体管M1和M3的漏极均连接输出端口outp，晶体管M2和M4的漏极均连接输出端口outn，差分电感L1两端分别连接输出端口outp和outn；所述电阻R2和R3一端均接入偏置电压vb，电阻R2另一端连接电容C1和可变电容Cvar1，电阻R3另一端连接电容C2和可变电容Cvar2，电容C1另一端连接输出端口outp，电容C2另一端连接输出端口outn；可变电容Cvar1和Cvar2另一端共同接入输入控制电压vtune。

为减小压控增益，振荡器采用N位二进制排列、中心对称开关电容阵列实现振荡频率的粗调谐，具体为所述频率粗调电容阵列包括晶体管M5n、电阻R4n和R5n、电容C3n和C4n、以及反相器INV1n，其中，尾数n与控制信号BIT<N:1> 中的N匹配；所述反相器INV1n输入端和晶体管M5n栅极均接入控制信号BIT<N:1>，反相器INV1n输出端分别连接电阻R4n和R5n；电阻R4n另一端连接电容C3n和晶体管M5n源极，电阻R5n另一端连接电容C4n和晶体管M5n漏极，电容C3n另一端连接输出端口outp，电容C4n另一端连接输出端口outn。

为了满足宽带全集成锁相环对压控增益的要求，所述LC压控振荡器采用N位二进制排列的可变电容阵列，进一步减小压控增益随工作频率的变化范围，具体为所述可变电容阵列包括电阻R6n和R7n、电容C5n和C6n、可变电容Cvar3n和Cvar4n、反相器INV2n、第一传输门TG1和第二传输门TG2，其中，尾数n与控制信号BIT<N:1>中的N匹配；所述电阻R6n和R7n一端均接入偏置电压vb，电阻R6n另一端连接电容C5n和可变电容Cvar3n，电阻R7n另一端连接电容C6n和可变电容Cvar4n，电容C5n另一端连接输出端口outp，电容C6n另一端连接输出端口outn；反相器INV2n、第一传输门TG1和第二传输门TG2构成二选一通路，反相器INV2n的输入端和输出端均分别连接第一传输门TG1和第二传输门TG2，且反相器INV2n输入端接入控制信号BIT<N:1>，第一传输门TG1接入输入控制电压vtune，第二传输门TG2接入电源vdd，第一传输门TG1和第二传输门TG2还同时连接可变电容Cvar3n和Cvar4n的共同端。当压控振荡器工作在最低频率时，可变电容阵列的输入控制电压全部连接vtune，随着工作频率不断升高，输入控制电压开始依次连接电源电压vdd，使得压控增益在高频时的增大趋势得到抑制，最终减小整个频带内压控增益的变化范围。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型通过巧妙设计的无需有源电路的环路滤波器，实现了相同的电容等效放大功能，有效降低了功耗、节约了滤波器电容，以及改善了锁相环带内相位噪声性能，同时采用具有压控增益调节功能的LC压控振荡器，配合自动频率校准电路和数控的可变电容阵列，有效减小了压控增益随振荡频率的变化范围，有利于锁相环环路带宽保持相对稳定，非常适用于宽带全集成小数分频锁相环的应用要求，具有广泛的应用前景，适合推广应用。

附图说明

图1为现有技术中三阶无源环路滤波器的电路原理图。

图2为现有技术中双环路滤波器的电路原理图。

图3为本实用新型的电路原理图。

图4为本实用新型中环路滤波器充放电等效示意图。

图5为本实用新型中LC压控振荡器的电路原理图。

图6为图5中频率粗调电容阵列的电路原理图。

图7为图5中可变电容阵列的电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例

如图3至图7所示，该自适应带宽全集成小数分频锁相环，包括接收参考信号Fref和分频信号的鉴频鉴相器PFD，分别接收鉴频鉴相器PFD的控制信号且并联的第一电荷泵CP1和第二电荷泵CP2，与第一电荷泵CP1和第二电荷泵CP2均连接的环路滤波器LPF，接收环路滤波器LPF输出信号并提供信号输出Vout的LC压控振荡器VCO，从LC压控振荡器VCO的输出端采集信号的前置分频器Prescaler，接收前置分频器Prescaler的输出信号并反馈前置分频器且同时为鉴频鉴相器PFD提供分频信号的可编程分频器PSCounter，与可编程分频器PSCounter连接的∑-Δ调制器，以及与LC压控振荡器VCO连接的自动频率校准电路。

具体地，所述鉴频鉴相器PFD的输出信号Q连接第一电荷泵CP1的输入控制信号UP和第二电荷泵CP2的输入控制信号DOWN，鉴频鉴相器PFD的输出信号QN连接第一电荷泵CP1的输入控制信号DOWN和第二电荷泵CP2的输入控制信号UP。

所述环路滤波器LPF包括电阻R10、R20，以及电容C10、C20和C30，其中，第一电荷泵CP1的输出端连接电阻R10、R20和电容C20，第二电荷泵CP2的输出端连接电阻R10另一端和电容C10，电阻R20另一端连接电容C30并连接LC压控振荡器VCO输入端，电容C10、C20和C30的另一端接地，其中，电容C10值远大于电容C20值。

当电荷泵工作在充放电状态时，电容C10和C20积累来自电荷泵的输出电流，并转换为电压；当电荷泵输出工作在高阻状态时，电容C10和C20进行电荷共享。由于电容C10取值远大于C20，电容C10将吸收大部分来自电荷泵的输出电流。第一电荷泵CP1输出电流为Icp1，第二电荷泵输出电流为k*Icp1，其中k<1。由于两者输入信号受鉴频鉴相器共同控制且极性相反，将会同时对环路滤波器进行充电和放电，第一电荷泵CP1输出电流Icp1流经电阻R10后进行分流，其中k*Icp1流过第二电荷泵CP2，(1-k)*Icp1流过电容C10，导致电容C10上的电压变化速率变缓，产生新的环路滤波器零点时间常数R1·C1/(1-k)。因此，为不改变环路瞬态特性，保持和单电荷泵环路滤波器结构相同的传输函数和输出电压变化，所述环路滤波器零点电容C10只需满足原有容值的1-k倍。

锁相环环路带宽与压控振荡器压控增益成正比、与输出频率成反比。在宽带压控振荡器设计中，压控增益变化范围大于工作频率调谐范围，使得在整个频带内环路带宽变化范围过大，不利于全集成锁相环相位噪声和锁定时间的优化。因此为了改善压控增益变化对锁相环环路带宽的影响，在所述LC压控振荡器设置数控的可变电容阵列和频率粗调电容阵列。

具体地，所述LC压控振荡器VCO包括晶体管M1、M2、M3、M4，电阻R1、R2、R3，电容C1、C2，可变电容Cvar1、Cvar2，差分电感L1，以及共用偏置电压vb和输入控制信号BIT<N:1>且分别连接输出端口outp和outn的可变电容阵列和频率粗调电容阵列，其中，控制信号BIT<N:1>来自自动频率校准电路，输出端口outp和outn合成信号输出Vout；其中，晶体管M1和M2的源极均通过电阻R1接入电源vdd，晶体管M1和M2的栅极和漏极相互连接形成PMOS互耦对管提供负阻；晶体管M3和M4的源极均接地，其栅极和漏极相互连接形成NMOS互耦对管提供负阻；晶体管M1和M3的漏极均连接输出端口outp，晶体管M2和M4的漏极均连接输出端口outn，差分电感L1两端分别连接输出端口outp和outn；所述电阻R2和R3一端均接入偏置电压vb，电阻R2另一端连接电容C1和可变电容Cvar1，电阻R3另一端连接电容C2和可变电容Cvar2，电容C1另一端连接输出端口outp，电容C2另一端连接输出端口outn；可变电容Cvar1和Cvar2另一端共同接入输入控制电压vtune。

为减小压控增益，振荡器采用N位二进制排列、中心对称开关电容阵列实现振荡频率的粗调谐，具体为所述频率粗调电容阵列包括晶体管M5n、电阻R4n和R5n、电容C3n和C4n、以及反相器INV1n，其中，尾数n与控制信号BIT<N:1>中的N匹配；所述反相器INV1n输入端和晶体管M5n栅极均接入控制信号BIT<N:1>，反相器INV1n输出端分别连接电阻R4n和R5n；电阻R4n另一端连接电容C3n和晶体管M5n源极，电阻R5n另一端连接电容C4n和晶体管M5n漏极，电容C3n另一端连接输出端口outp，电容C4n另一端连接输出端口outn。

为了满足宽带全集成锁相环对压控增益的要求，所述LC压控振荡器采用N位二进制排列的可变电容阵列，进一步减小压控增益随工作频率的变化范围，具体为所述可变电容阵列包括电阻R6n和R7n、电容C5n和C6n、可变电容Cvar3n和Cvar4n、反相器INV2n、第一传输门TG1和第二传输门TG2，其中，尾数n与控制信号BIT<N:1>中的N匹配；所述电阻R6n和R7n一端均接入偏置电压vb，电阻R6n另一端连接电容C5n和可变电容Cvar3n，电阻R7n另一端连接电容C6n和可变电容Cvar4n，电容C5n另一端连接输出端口outp，电容C6n另一端连接输出端口outn；反相器INV2n、第一传输门TG1和第二传输门TG2构成二选一通路，反相器INV2n的输入端和输出端均分别连接第一传输门TG1和第二传输门TG2，且反相器INV2n输入端接入控制信号BIT<N:1>，第一传输门TG1接入输入控制电压vtune，第二传输门TG2接入电源vdd，第一传输门TG1和第二传输门TG2还同时连接可变电容Cvar3n和Cvar4n的共同端。当压控振荡器工作在最低频率时，可变电容阵列的输入控制电压全部连接vtune，随着工作频率不断升高，输入控制电压开始依次连接电源电压vdd，使得压控增益在高频时的增大趋势得到抑制，最终减小整个频带内压控增益的变化范围。

上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。