技术特征：
技术总结
本发明提出了一种带自校准功能的高速脉冲信号脉宽精密控制电路，参考输入时钟通过三路PLL，同时产生三个相参、频率相同的时钟信号，FPGA通过调节每一路信号的小数分频相位累加字初始值来调节每一路PLL相对于参考输入时钟的相位，再利用同步触发信号将三个PLL同步。本发明的电路结构简单、成本低、功耗小，适合于几乎所有高速脉冲信号发生器和噶朴素串行误码仪；输出最小脉宽小、控制精度高，最小输出脉宽可达100ps，脉宽控制精度可达1ps；工作频率高，最高工作频率可达4.1GHz；具有自动校准功能，能自动补偿因环境和温度的变化引起的误差，校准电路采用纯数字化设计，校准效率极高，调试难度大幅下降。
技术研发人员：罗阳;孟祥禄
受保护的技术使用者：中国电子科技集团公司第四十一研究所
技术研发日：2017.06.09
技术公布日：2017.11.14