一种快速反应故障信号的电路及驱动系统的制作方法

本发明涉及电路中驱动器的领域，尤其涉及一种快速反应故障信号的电路及驱动系统。
背景技术：
：在电源或者电机驱动器等行业中，驱动功率器件的电路结构如图1所示，该电路包括单片机mcu、缓冲器、驱动采集电路、待驱动器件。所述单片机mcu包括第一输出端、第二输出端、第一输入端。缓冲器包括第一输入端、第二输入端、第一输出端。驱动采集电路包括第一输入端、第二输入端、第一输出端和第二输出端。单片机mcu的第一输出端与缓冲器的第一输入端连接、缓冲器的第一输出端与驱动采集电路的第一输入端连接，驱动采集电路经过第二输入端和第二输出端与待驱动器件双向连接。驱动采集电路的第一输出端作为故障信号低电平使能端与单片机mcu的第一输入端连接，单片机mcu的第二输出端作为低电平使能端与缓冲器的第二输入端连接。图中为故障信号，为使能信号。单片机mcu将低电平使能端输出的使能信号置低，单片机mcu第一输出端发出的信号a通过缓冲器第一输出端输出信号b，信号b通过驱动采集电路的第一输出端输出信号c，信号c驱动功率器件(功率器件包括mos管、igbt、三极管等器件)，驱动采集电路通过采样功率器件的信号来判定是否有过流、短路等故障，从而故障信号低电平使能端发出的故障信号至单片机的第一输入端。图中为故障信号低电平使能端接收到的为故障信号，为低电平使能端发出的使能信号。现有方案中是将故障信号接入到单片机mcu，通过单片机mcu执行中断程序来置高使能信号从而关闭驱动采集电路，进而关闭待驱动的器件工作。单片机mcu执行中断程序来响应故障信号是一个比较漫长的过程，因为单片机mcu需要先将数据压入堆栈，然后执行相应的中断服务程序，至少需要十个指令周期。即使使用比单片机mcu处理数据更有优势的dsp来说，以目前比较先进的dsp——tms320f28335，使用24mhz时钟频率的运行速度，一个指令周期42ns，从接收故障信号到给缓冲器发出置高使能信号的指令，这个过程至少需要420ns时间，这还不包括从缓冲器信号到功率器件的延时。在这样的过程中，一旦待驱动器件短路，待驱动器件产生的能量q很可能让自身烧毁。另外，如果故障信号持续时间很短，少于100ns，单片机mcu很可能查询不到故障信号总之，靠软件实现故障信号的响应，是非常慢的。因此急需一种快速反应故障信号的电路来解决该技术问题。技术实现要素：为了克服上述现有技术的不足，本发明的目的在于解决现有技术中靠软件实现故障信号的相应速度过慢可能烧毁待驱动器件，并且在数据处理过程中单片机mcu很可能查询不到故障信号的问题，因此，本发明提供一种快速反应故障信号的电路及驱动系统。为实现上述目的，本发明采用以下技术方案：一种快速反应故障信号的电路，包括第一与非门u11a、第二与非门u11c、第三与非门u11d，所述第一与非门u11a的一个输入端作为故障信号低电平使能端，另一输入端分别与第二与非门u11c的一个输入端、第三与非门u11d的输出端连接，第三与非门u11d的输出端作为故障信号上传端，第二与非门u11c的另一个输入端作为控制使能端，第二与非门u11c的输出端作为低电平使能端，第一与非门u11a的输出端与第三与非门u11d的一个输入端连接，第三与非门u11d的另一个输入端作为故障信号复位端。优化的，还包括电源vdd、电阻r1、电容c1，所述电源vdd依次经过电阻r1、电容c1与地连接，故障信号低电平使能端与电阻r1和电容c1的连接点连接。优化的，所述电容c1为100-1000pf。优化的，所述第一与非门u11a、第二与非门u11c、第三与非门u11d集成在与非门u11内，所述与非门u11所在芯片的型号为74ls00。优化的，与非门u11的第1脚作为故障信号的接收端，与非门u11的第2脚、第10脚、第11脚连接，连接后作为故障信号上传端，第3脚与第12脚连接，第8脚作为低电平使能端，第9脚作为控制使能端，第7脚与地连接，第13脚作为故障信号复位端，第14脚与电源vdd连接。一种包括上述的快速反应故障信号的电路的驱动系统，还包括单片机mcu、缓冲器、驱动采集电路，所述单片机mcu包括第一输入端、第一输出端、第二输出端、第三输出端；所述缓冲器包括第一输入端、第二输入端、第一输出端、驱动采集电路包括第一输入端和第一输出端；所述单片机mcu的第一输出端与缓冲器的第一输入端连接，缓冲器的第一输出端与驱动采集电路的第一输入端连接；所述故障信号上传端、故障信号复位端、控制使能端分别与单片机mcu的第一输入端、第二输出端、第三输出端连接，所述低电平使能端与缓冲器的第二输入端连接，所述驱动采集电路的第一输出端与故障信号低电平使能端连接。优化的，还包括待驱动器件，所述驱动采集电路还包括第二输入端和第二输出端，驱动采集电路经过第二输入端和第二输出端与待驱动器件双向连接。优化的，所述待驱动器件为mos管，所述mos管的栅极与驱动采集电路的第二输出端连接，所述mos管的源极与第二输入端连接。优化的，所述待驱动器件为igbt管，所述igbt管的栅极与驱动采集电路的第二输出端连接，所述igbt管的源极与第二输入端连接。优化的，所述待驱动器件为三极管,所述三极管的基极与驱动采集电路的第二输出端连接，所述三极管的发射极与第二输入端连接。本发明的优点在于：(1)本发明中的电路可以快速获取故障信号控制置高使能信号关闭驱动采集电路，从而保护待驱动部件，并且该电路能够锁存故障信号防止故障信号丢失。(2)本发明中的电容c1取值越大，相应越慢，但是滤除毛刺效果越好，根据多次实验检测，确定c1的取值大小。附图说明图1是现有技术中驱动系统的模块框图。图2是本发明一种快速反应故障信号的电路的电路图。图3是本发明驱动系统的模块框图。图中各部件的说明如下：1-缓冲器2-驱动采集电路3-待驱动器件4-快速反应故障信号的电路。具体实施方式实施例1如图2所示，一种快速反应故障信号的电路，包括电源vdd、电阻r1、电容c1，第一与非门u11a、第二与非门u11c、第三与非门u11d。第一与非门u11a、第二与非门u11c、第三与非门u11d集成在与非门u11内，与非门u11所在芯片的型号为74ls00。第一与非门u11a的一个输入端即与非门u11的第1脚作为故障信号低电平使能端。第一与非门u11a的另一输入端分别与第二与非门u11c的一个输入端、第三与非门u11d的输出端连接，即与非门u11的第2脚、第10脚、第11脚连接，连接后作为故障信号上传端。第二与非门u11c的另一个输入端即与非门u11的第9脚作为控制使能端，第二与非门u11c的输出端即与非门u11的第8脚作为低电平使能端，第一与非门u11a的输出端与第三与非门u11d的一个输入端连接，即与非门u11的第3脚和第12脚连接。第三与非门u11d的另一个输入端即与非门u11的第13脚作为故障信号复位端。与非门u11的第7脚与地连接，第14脚与电源vdd连接。为了滤除故障信号低电平使能端输入的毛刺，电源vdd依次经过电阻r1、电容c1与地连接，故障信号低电平使能端与电阻r1和电容c1的连接点连接。由于电容越大，响应速度越慢，但是滤除毛刺效果越好，经过多次试验后，确定电容c1为100pf。图中为故障信号低电平使能端接收到的为故障信号、fault_rst为故障信号复位端接收的复位信号、contrloe为控制使能端接收的控制使能信号，为低电平使能端发出的使能信号，contrloe是控制使能的，当fault_rst、contrloe三个信号都是高电平的情况下，上电后各脚会随机出现如下两种状态：状态一：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111100状态二：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111011上电后，首先通过外界电路或芯片的控制将1脚、9脚、13脚置高，然后13脚开始复位，最后是置低13脚，最终获得的各脚的状态变化为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚110100再将13脚置高，各脚变化为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111100此时，快速反应故障信号的电路处于监视状态，一旦为低电平，各脚状态立马变化，并锁存为：这个过程从开始到第8脚的使能信号置高持续几纳秒，随后通过第11脚故障信号上传端上传故障信号。即使第1脚再次变化为高电平，状态还是保持原来状态即锁存为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚011011若要恢复监视状态，重复fault_rst复位操作。如若控制芯片主动关闭使能即置高，只需将contrloe置低，状态变化为如下：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚101011实施例2如图2-3所示，一种驱动系统，包括单片机mcu、缓冲器1、驱动采集电路2、待驱动器件3、快速反应故障信号的电路4。单片机mcu包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端；缓冲器1包括第一输入端、第二输入端、第一输出端、驱动采集电路2包括第一输入端、第二输入端、第一输出端和第二输出端。单片机mcu的第一输出端与缓冲器1的第一输入端连接，缓冲器1的第一输出端与驱动采集电路2的第一输入端连接，缓冲器1的第一输出端与驱动采集电路2的第一输入端连接，驱动采集电路2经过第二输入端和第二输出端与待驱动器件3双向连接。驱动采集电路2通过采样功率器件的信号来判定是否有过流、短路等故障，从而故障信号低电平使能端发出的故障信号至单片机的第一输入端。待驱动器件3为功率器件，待驱动部件3可以为mos管，mos管的栅极与驱动采集电路的第二输出端连接，所述mos管的源极与第二输入端连接。待驱动器件3也可以为igbt管，igbt管的栅极与驱动采集电路的第二输出端连接，所述igbt管的源极与第二输入端连接。待驱动器件3还可以为三极管,三极管的基极与驱动采集电路的第二输出端连接，所述三极管的发射极与第二输入端连接。快速反应故障信号的电路4包括与非门u11、电源vdd、电阻r1、电容c1，与非门u11的芯片型号为74ls00。该与非门芯片包括第一与非门u11a、第二与非门u11c、第三与非门u11d。第一与非门u11a的一个输入端即与非门u11的第1脚作为故障信号低电平使能端与驱动采集电路2的第一输出端连接。第一与非门u11a的另一输入端分别第二与非门u11c的一个输入端、第三与非门u11d的输出端连接，即，与非门u11的第2脚、第10脚、第11脚连接，连接后作为故障信号上传端与单片机mcu的第一输入端连接。第二与非门u11c的另一个输入端即与非门u11的第9脚作为控制使能端与单片机mcu的第三输入端连接，第二与非门u11c的输出端即与非门u11的第8脚作为低电平使能端，低电平使能端与缓冲器1的第二输入端连接。第一与非门u11a的输出端与第三与非门u11d的一个输入端连接，即与非门u11的第3脚和第12脚连接。第三与非门u11d的另一个输入端即与非门u11的第13脚作为故障信号复位端，故障信号复位端与单片机mcu的第二输入端连接。与非门u11的第7脚与地连接，第14脚与电源vdd连接。为了滤除故障信号低电平使能端输入的毛刺，电源vdd依次经过电阻r1、电容c1与地连接，故障信号低电平使能端与电阻r1和电容c1的连接点连接。由于电容越大，响应速度越慢，但是滤除毛刺效果越好，经过多次试验后，确定电容c1为100pf。图中故障信号低电平使能端接收到的为故障信号，故障信号复位端接收的的fault_rst为复位信号，控制使能端接收的contrloe为控制使能信号，低电平使能端发出的为使能信号，contrloe是控制使能的。当、fault_rst、contrloe三个信号都是高电平的情况下，上电后各脚会随机出现如下两种状态：状态一：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111100状态二：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111011上电后，单片机mcu首先将1脚、9脚、13脚置高，然后13脚开始复位，最后是置低13脚，最终获得的各脚的状态变化为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚110100再将13脚置高，各脚变化为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚111100此时，快速反应故障信号的电路处于监视状态，一旦为低电平，各脚状态立马变化，并锁存为：这个过程从开始到置高持续几纳秒，随后单片机mcu收到第11脚上传的故障信号。即使第1脚再次变化为高电平，状态还是保持原来状态即锁存为：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚011011若要恢复监视状态，重复fault_rst复位操作。如若单片机mcu主动关闭使能即置高只需将contrloe置低，状态变化为如下：1脚9脚13脚2脚/10脚/11脚3脚/12脚8脚101011实施例3与上述两个实施例不同之处在于，电容c1的取值为1000pf。实施例4与实施例1和实施例2不同之处在于，电容c1的取值为500pf。以上仅作为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。当前第1页12