一种在并行信号线上实现信号传输等时长的方法与流程

本发明涉及印制电路板布线领域，尤其涉及一种在并行信号线上实现信号传输等时长的方法。

背景技术：

随着存储器的普及，其中存储器中包括的ddr(synchronousdynamicrandomaccessmemory，同步动态随机存取存储器)存储器，其信号传输速度一般达到1600mhz-2600mhz，存储器与印制电路板之间并行信号线的走线长度，走线换层存在延时不一致时会出现信号实际到达接收端的时间点不一致，进而导致数据的采样出错更有甚者使存储器存储出错或者设备死机，现有技术中为了解决上述问题，采用将并行信号线设置为等长，随着现有芯片封装越来越小，并行信号线在布线上并不能保证在印制电路板的同一层上，往往会需要换层，即通过印制电路上设置的过孔实现并行信号线的穿层连接，并行信号线在经过过孔时会存在信号延迟，但是现有往往会忽略这点仅仅将并行信号线实现等长处理。

技术实现要素：

针对现有技术中存储器在印制电路板上的布线存在的上述问题，现提供一种旨在对经过过孔的并行信号线考虑延时时间，进而实现对经过过孔的并行信号线以及不经过过孔的并行信号线设计为信号等时长传输的方法。

具体技术方案如下：

一种在并行信号线上实现信号传输等时长的方法，应用于连接有存储器的印制电路中，所述存储器通过信号线与所述印制电路板连接，将经过所述印制电路板过孔的所述并行信号线定义为第一并行信号线，将不经过所述印制电路板过孔的所述并行信号线定义为第二并行信号线；其中，包括以下步骤：

步骤s1、将一已知长度的所述并行信号线定义为标准并行信号线，并对所述标准并行信号线进行测试以获取一电信号于所述标准并行信号线中的传输速度；

步骤s2、测试所述第一并行信号线中的所述电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；

步骤s3、将所述延迟时间以及所述第一时间定义为一基准时间；

步骤s4、根据所述第一基准时间以及所述电信号的所述传输速度获取所述第二并行信号线的长度。

优选的，在所述步骤s1中，获取所述传输速度的方法包括：

步骤a1，提供一测试仪测试所述电信号从所述标准并行信号线的发送端到所述标准并行信号线的接收端传输所需的第二传输时间；

步骤a2，根据所述标准并行信号线的长度以及所述第二传输时间获取所述标准并行信号线上所述电信号的所述传输速度。

优选的，所述步骤s2中通过测试仪获取所述延迟时间的方法包括：

步骤b1、测试所述电信号在所述过孔区出现的阻抗突变点，并记录出现所述阻抗突变点时的第一时间点；

步骤b2、测试所述电信号经过所述过孔区后出现的阻抗恢复点，并记录出现所述阻抗恢复点时的第二时间点；

步骤b3、获取所述第二时间点与所述第一时间点的差值，所述差值用以表示所述延迟时间。

优选的，所述过孔的深度等于所述印制电路板的厚度。

优选的，所述电信号经过所述过孔区的速度根据所述印制电路板的厚度以及所述延迟时间获得。

优选的，所述第二并行信号线的长度长于所述第一并行信号线。

优选的，其特征在于，所述测试仪为时域反射计(tdrtimedomainreflectometry，时域反射计)是测量传输线特性阻抗的主要工具。

优选的，所述存储器为同步动态随机存取存储器。

上述技术方案具有如下优点或有益效果：将经过过孔的并行信号线计算出延时时间，并根据该延时时间对不经过过孔的并行信号线进行处理以获得该并行信号线的长度，进而实现并行信号线之间实现信号等时长传输，克服了现有技术中将经过过孔和不经过过孔的并行信号线设置为等长度，存在的信号传输延迟的缺陷。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为本发明一种在并行信号线上实现信号传输等时长的方法实施例的流程图；

图2为本发明一种在并行信号线上实现信号传输等时长的方法实施例中，关于获取传输速度的流程图；

图3为本发明一种在并行信号线上实现信号传输等时长的方法实施例中，关于获取延迟时间的流程图；

图4为本发明一种在并行信号线上实现信号传输等时长的方法实施例中，关于第一并行信号和第二并行信号的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明的技术方案中包括一种在并行信号线上实现信号传输等时长的方法。

一种在并行信号线上实现信号传输等时长的方法的实施例，应用于连接有存储器的印制电路中，存储器通过信号线与印制电路板连接，将经过印制电路板过孔的并行信号线定义为第一并行信号线，将不经过印制电路板过孔的并行信号线定义为第二并行信号线；其中，如图1所示，包括以下步骤：

步骤s1、将一已知长度的并行信号线定义为标准并行信号线，并对标准并行信号线进行测试以获取一电信号于标准并行信号线中的传输速度；

步骤s2、测试第一并行信号线中的电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；

步骤s3、将延迟时间以及第一时间定义为一基准时间；

步骤s4、根据第一基准时间以及电信号的传输速度获取第二并行信号线的长度。

针对现有技术中，将经过过孔的并行信号线与不经过过孔的并行信号线仅仅设置为等长，进而出现经过过孔的并行信号线中的信号第二传输时间与不经过过孔的并行信号线的第二传输时间存在延迟的缺陷；

不同材质的并行信号线在电信号的传输上速度会存在差异，本发明中通过预先测试获取电信号在并行信号线上的传输速度，然后对穿过印制电路板的第一并行信号线进行测试，其主要是测试电信号在经过过孔时的延迟时间，以及经过非过孔区的第一传输时间，为了保证第一并行信号和第二并行信号线在传输电信号时保持时长一致避免数据传输存在延迟，因此将上述延迟时间和第一传输时间之和作为基准时间，即表示每个并行信号线都是以这个基准时间为准，根据基准时间和已知的电信号的传输速度，即可获得第二并行信号线的长度。

在一种较优的实施方式中，如图2所示，在步骤s1中，获取传输速度的方法包括：

步骤a1，提供一测试仪测试电信号从标准并行信号线的发送端到标准并行信号线的接收端传输所需的第二传输时间；

步骤a2，根据标准并行信号线的长度以及第二传输时间获取标准并行信号线上电信号的传输速度。

在一种具体的实施例中，在并行信号线为一hdmi差分走线clk+的实施例下，通过测试仪测试电线号在差分走线clk+上从发送端到接收端的时间即第二传输时间用t表示，该差分走线的clk+的长度已知用l表示，传输速度用v表示，v＝l/t。

在一种较优的实施方式中，如图3所示，步骤s2中通过测试仪获取延迟时间的方法包括：

步骤b1、测试电信号在过孔区出现的阻抗突变点，并记录出现阻抗突变点时的第一时间点；

步骤b2、测试电信号经过过孔区后出现的阻抗恢复点，并记录出现阻抗恢复点时的第二时间点；

步骤b3、获取第二时间点与第一时间点的差值，差值用以表示延迟时间。

在一种较优的实施方式中，测试仪为时域反射计。

上述技术方案中，测试仪即tdr主要由三部分构成：快沿信号发生器，采样示波器和探头系统，通过tdr测试获取延迟时间的具体操作如下；

tdr通过向传输路径即并行信号线中发送一个脉冲或者阶跃信号，当传输路径中发生阻抗变化时,部分能量会被反射,剩余的能量会继续传输。只要知道发射波的幅度及测量反射波的幅度，就可以计算阻抗的变化。

在一种较优的实施方式中，过孔的深度等于印制电路板的厚度。

在一种较优的实施方式中，电信号经过过孔区的速度根据印制电路板的厚度以及延迟时间获得。

在一种较优的实施方式中，第二并行信号线的长度长于第一并行信号线。

在一种较优的实施方式中，存储器为同步动态随机存取存储器。

以下以一种具体的实施方式进行说明，如图4所示，第一并行信号线5从发送端3经过过孔穿过第一印制电路1板铺设在第二印制电路2上并进一步连接到接收端4；

第二并行信号线6从发送端3不经过过孔直接铺设在第一印制电路板1上，以连接到接收端4；

通过测试获得第一并行信号线5(用l1表示)上的电信号在经过过孔时的延迟时间为t1，经过非过孔区的第一传输时间为t2，过孔的厚度为h，电信号在并行信号线上的传输速度为v：

通过上述已知条件可获得第二并行信号线6(用l2表示)的长度；

l2＝v*(2t1+t2)；2t1是因为同一层的印制电路板上并行信号线经过的过孔设置有两个；

其中l2的长度与l1之间的长度差：

lδ＝2vt1－2h；

电信号在过孔区中的传输速度(用v3表示)：

v3＝h/t1。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。