可编程电压偏置发生器及包含其的集成电路芯片的制作方法

本发明涉及集成电路
技术领域：
，特别涉及一种可编程电压偏置发生器及包括其的集成电路芯片。
背景技术：
：现有的集成电路芯片中的可编程电压偏置发生器通常采用共源共栅极放大器实现，根据可编程的二进制数字信号的位数，需要的开关管的数量与位数相对应，通常n位可编程电压偏置发生器所需要的寄存器的数量为n个，开关管的数量也为n个，当可编程电压偏置发生器的位数越大，则需要的寄存器数量及开关管数量相应增加，这就使得集成电路芯片的封装面积相应增大，成本比较高。技术实现要素：本发明的主要目的是提出一种可编程电压偏置发生器，旨在减少寄存器及开关的数量，以使应用的集成电路芯片的面积减小。为实现上述目的，本发明提出的可编程电压偏置发生器，包括寄存器组、电压偏置电路，所述电压偏置电路包括第一电源、第二电源、第一电阻阵列、第二电阻阵列、第一开关阵列、第二开关阵列，所述第一电阻阵列与第二电阻阵列串联连接在第一电源和第二电源之间，所述寄存器组的输出端分别与第一开关阵列、第二开关阵列的控制端连接，所述第一开关阵列的开关单元分别并联在第一电阻阵列的电阻单元的两端，所述第二开关阵列的开关单元分别并联在第二电阻阵列的电阻单元的两端，所述第一电阻阵列与第二电阻阵列之间的公共连接处为发生器的输出。优选地，所述寄存器组由若干个输出二进制数字信号的寄存器单元构成。优选地，所述第一电阻阵列、第二电阻阵列均由若干呈比例减小或增大的电阻单元串联形成，且第一电阻的电阻单元数量、第二电阻的电阻单元数量与寄存器单元的数量均相同。优选地，所述第一电阻阵列的最小电阻值端与第一电源的输出端相连，所述第一电阻阵列的最大电阻值端与第二电阻阵列的最大电阻值端连接，所述第二电阻阵列的最小电阻值端与第二电源的输出端连接。优选地，在所述第一电阻阵列的最小电阻值端与第一电源的输出端之间还设置有第一电阻，在所述第二电阻阵列的最小电阻值端与第二电源的输出端之间还设置有第二电阻。优选地，所述第一开关阵列、第二开关阵列均由若干mos管单元顺次连接而成，第一开关阵列的mos管单元与第一电阻阵列的电阻单元对应并数量相同，第二开关阵列的mos管单元与第二电阻阵列的电阻单元对应并数量相同；每一mos管单元的栅极分别与对应寄存器单元的输出端连接，每一mos管单元的源极和漏极分别与对应电阻单元的两端连接；第一开关阵列的mos管单元的导通状态与第二开关阵列对应mos管单元的导通状态相反。优选地，所述第一开关阵列由若干pmos管单元构成，第二开关阵列由若干nmos管单元构成。优选地，所述nmos管单元为深n阱mos管，各深n阱mos管的体端均连接至第二电源的输出端，各深n阱mos管的深n阱端连接在一起。本发明还提供一种集成电路芯片，该芯片包括可编程电压偏置发生器，该可编程电压偏置发生器包括寄存器组、电压偏置电路，所述电压偏置电路包括第一电源、第二电源、第一电阻阵列、第二电阻阵列、第一开关阵列、第二开关阵列，所述第一电阻阵列与第二电阻阵列串联连接在第一电源和第二电源之间，所述寄存器组的输出端分别与第一开关阵列、第二开关阵列的控制端连接，所述第一开关阵列的开关单元分别并联在第一电阻阵列的电阻单元的两端，所述第二开关阵列的开关单元分别并联在第二电阻阵列的电阻单元的两端，所述第一电阻阵列与第二电阻阵列之间的公共连接处为发生器的输出。本发明技术方案的可编程电压偏置发生器及包括其的集成电路芯片，该电压偏置发生器用于共源共栅级功率放大器的共栅级的门级偏置电压产生，寄存器组可输出n位二进制数字信号，n位二进制数字信号构成2n种状态数字信号，对应控制两组n个开关单元构成的开关阵列具有2n种开闭状态，进而控制两组n个电阻单元构成的电阻阵列在第一电源与第二电源之间的分压输出也具有2n种电压。从而通过n组寄存器、2n组开关单元及电阻单元，即可实现2n种偏置电压输出。相较于传统的偏置电压发生器来说，若须实现2n种偏置电压输出，则需2n实个寄存器、开关单元及电阻单元。因此，通过上述偏置电压发生器，实现同样可编程二进制位数的偏置电压输出，减少了寄存器单元、开关单元及电阻单元的数量，当应用于集成电路芯片时，可减少集成电路的本身封装的面积，节约成本。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本发明可编程电压偏置发生器一实施例的原理框图；图2为本发明可编程电压偏置发生器一实施例的电路结构示意图。附图标号说明：标号名称标号名称100寄存器组700，vss第二电源200第一开关阵列110寄存器单元300第二开关阵列210，310开关单元400第一电阻阵列410，510电阻单元500第二电阻阵列rx1第一电阻600，vdd第一电源rx2第二电阻本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。本发明提出一种可编程电压偏置发生器。参照图1至2，图1为本发明可编程电压偏置发生器一实施例的结构示意图；图2为图1中的内部电路连接示意图。在本发明实施例中，如图1所述，该可编程电压偏置发生器包括寄存器组100、电压偏置电路，所述电压偏置电路包括第一电源600、第二电源700、第一电阻阵列400、第二电阻阵列500、第一开关阵列200、第二开关阵列300，所述第一电阻阵列400与第二电阻阵列500串联连接在第一电源600和第二电源700之间，所述寄存器组100的输出端分别与第一开关阵列200、第二开关阵列300的控制端连接，所述第一开关阵列200的开关单元210分别并联在第一电阻阵列400的电阻单元410的两端，所述第二开关阵列300的开关单元310分别并联在第二电阻阵列500的电阻单元510的两端，所述第一电阻阵列400与第二电阻阵列500之间的公共连接处为发生器的输出。本发明技术方案的可编程电压偏置发生器用于共源共栅级功率放大器的共栅级的门级偏置电压产生，其寄存器组100由若干个输出二进制数字信号的寄存器单元110构成，可输出若干位二进制数字信号，根据数字信号的高低电平控制第一开关阵列200及第二开关阵列300的开闭状态，继而控制第一电阻阵列400及第二电阻阵列500在第一电源600与第二电源700之间的有效电阻总阻值及输出端的有效分压阻值，从而控制输出的电压值。假设寄存器组100包括n个寄存器单元110，则该寄存器组100可输出n位二进制数字信号，n位二进制数字信号构成2n种状态数字信号，对应控制两组n个开关单元210构成的开关阵列具有2n种开闭状态，进而控制两组n个电阻单元410构成的电阻阵列在第一电源600与第二电源700之间的分压输出也具有2n种电压。从而通过n组寄存器、2n组开关单元210及电阻单元410，即可实现2n种偏置电压输出。相较于传统的偏置电压发生器来说，若须实现2n种偏置电压输出，则需2n实个寄存器、开关单元210及电阻单元410。因此，通过上述偏置电压发生器，实现同样数量的偏置电压输出，减少了寄存器单元110、开关单元210及电阻单元410的数量，当应用于集成电路芯片时，可减少集成电路的本身封装的面积，节约成本。具体地，所述第一电阻阵列400、第二电阻阵列500均由若干呈比例减小或增大的电阻单元410串联形成，且第一电阻rx1的电阻单元410数量、第二电阻rx2的电阻单元410数量与寄存器单元110的数量均相同。在本实施例中，第一电阻阵列400与第二电阻阵列500的电阻单元510数量与寄存器单元110的数量及第一开关阵列200、第二开关阵列300的开关单元310数量均相同；且第一电阻阵列400与第二电阻阵列500相同，均由电阻值等比例增大或减小的电阻单元410串联而成。在本实施例中，相邻两电阻单元410之间的等倍数优选为2。通过此种电阻阵列，使得偏置电压发生器产生的电压更贴近线性变化。具体地，所述第一电阻阵列400的最小电阻值端与第一电源600的输出端相连，所述第一电阻阵列400的最大电阻值端与第二电阻阵列500的最大电阻值端连接，所述第二电阻阵列500的最小电阻值端与第二电源700的输出端连接。在本实施例中，第一电阻阵列400的最小电阻值端与第二电阻阵列500的最小电阻值端对应，均通过对应的两开关单元210连接至同一寄存器单元110的输出端；第一电阻阵列400与第二电阻阵列500的相同阻值的电阻单元410均一一对应，均通过对应的开关单元210连接至同一寄存器单元110的输出端。相同阻值电阻单元410所对应的开关单元210的导通状态相反，因此，同一寄存器单元110输出的信号只能导通与之相连的一个开关单元210。即无论同一寄存器单元110输出的信号为高电平还是低电平，在第一电源600与第二电源700之间，第一电阻阵列400与第二电阻阵列500的相同阻值的电阻单元410只能接入一个。因此，第一电源600与第二电源700之间的有效电阻值为第一电阻阵列400或第二电阻阵列500的电阻单元510的电阻值之和。而偏置电压输出端则为第二电阻阵列500的阻值变化在第一电源600和第二电源700之间的分压所得。因此，偏置电压则根据寄存器的二进制数字信号变化而变化。优选地，在所述第一电阻阵列400的最小电阻值端与第一电源600的输出端之间还设置有第一电阻rx1，在所述第二电阻阵列500的最小电阻值端与第二电源700的输出端之间还设置有第二电阻rx2。在第一电阻阵列400与第一电源600之间增加第一电阻rx1以及在第二电阻阵列500与第二电源700之间增加第二电阻rx2，可通过设置第一电阻rx1与第二电阻rx2的电阻值，将偏置电压的输出范围限定。优选地，所述第一开关阵列200、第二开关阵列300均由若干mos管单元顺次连接而成，第一开关阵列200的mos管单元与第一电阻阵列400的电阻单元410对应并数量相同，第二开关阵列300的mos管单元与第二电阻阵列500的电阻单元510对应并数量相同；每一mos管单元的栅极分别与对应寄存器单元110的输出端连接，每一mos管单元的源极和漏极分别与对应电阻单元410的两端连接；第一开关阵列200的mos管单元的导通状态与第二开关阵列300对应mos管单元的导通状态相反。在本实施例中，所述第一开关阵列200优选采用若干pmos管单元构成，第二开关阵列300优选采用若干nmos管单元构成。第一开关阵列200的pmos管单元为低电平导通，第二开关阵列300的nmos管单元为高电平导通。当寄存器单元110输出的二进制数字信号为0时，与该寄存器单元110相连的pmos管单元导通，nmos管断开，第一电阻阵列400对应的电阻单元410相当于短路，第二电阻阵列500对应的电阻单元410接入第一电源600与第二电源700之间的电路中。当寄存器单元110输出的二进制数字信号为1时，与该寄存器单元110相连的pmos管单元断开，nmos管导通，第二电阻阵列500对应的电阻单元410相当于短路，第一电阻阵列400对应的电阻单元410接入第一电源600与第二电源700之间的电路中。当然，第一开关阵列200也可采用nmos管单元构成、第二开关阵列300采用pmos管单元构成。优选地，所述nmos管单元为深n阱mos管，各深n阱mos管的体端均连接至第二电源700的输出端，各深n阱mos管的深n阱端连接在一起。由于深n阱nmos管的导通电阻小，则寄存器单元110输出的高电平值不用输出很高的电压值即可导通该nmos管。为了进一步说明本发明的工作原理，参照图2，采用三位二进制数字信号为例进行说明，其他位的二进制数字信号参照三位理解，在此不一一例举。在本实施例中，寄存器组100包括三个寄存器单元110，第一开关阵列200采用三个pmos管单元(d11，d12，d13)构成，第二开关阵列300采用三个nmos管单元(d21，d22，d23)构成。设定第一电阻阵列400及第二电阻阵列500的三个电阻单元(r11，r12，r13及r21，r22，r23)的电阻值从小到大依次为20x、21x、22x，第一电阻rx1的阻值为ax，第二电阻rx2的阻值为bx，则第一电源vdd与第二电源vss之间的有效电阻值为20x+21x+22x+ax+bx＝(2n-1+a+b)x＝(23-1+a+b)x。三个寄存器单元110所输出的二进制数字信号总共有23个，即8种状态，分别为000，001，010，011，100，101，110，111，当寄存器组100为000状态时，则第一开关阵列200的三个pmos管单元(d11，d12，d13)均导通，第二开关阵列300的三个nmos管单元(d21，d22，d23)均断开，则第二电阻阵列500的电阻单元(r21，r22，r23)均接入电路中，第一电阻阵列400的电阻单元(r11，r12，r13)均短路，此时，第二电源vss与电压偏置发生器的输出vout之间的电阻值最大，为20x+21x+22x+bx＝(2n-1+b)x＝(23-1+b)x，则偏置电压发生器的分压所得最大：当寄存器组100为111状态时，则第一开关阵列200的三个pmos管单元(d11，d12，d13)均断开，第二开关阵列300的三个nmos管单元(d21，d22，d23)均导通，则第二电阻阵列500的电阻单元(r21，r22，r23)均短路，第一电阻阵列400的电阻单元(r11，r12，r13)均接入电路中，此时，第二电源vss与电压偏置发生器的输出vout之间的电阻值最小，为bx，则偏置电压发生器的分压所得最小：假设a＝6、b＝8、vdd＝1.8v、vss＝0v，则可以得出vmax≈1.29v，vmin≈0.69v。因此，该电压偏置发生器可在0.69v-1.29v之间输出8档可编程电压，仅需三个寄存器单元110，6个开关单元(d11，d12，d13，d21，d22，d23)、电阻单元(r11，r12，r13，r21，r22，r23)需即可实现，相较于传统的8个寄存器单元、开关单元、电阻单元才能实现的8档电压可编程，减少了寄存器单元、开关单元及电阻单元的数量，因此，该电压偏置发生器应用于集成芯片时，可减少集成电路芯片的面积，节约成本。本发明还提供一种集成电路芯片，该集成电路芯片包括该偏置电压发生器，该偏置电压发生器的结构、工作原理以及所带来的有益效果，均参照上述实施例，在此不再赘述。以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的
技术领域：
均包括在本发明的专利保护范围内。当前第1页12