一种通过中央处理器内部环路来校准晶体频偏的方法与流程

本发明涉及通信领域，尤其涉及一种通过中央处理器内部环路来校准晶体频偏的方法。

背景技术：

现在高速信号的频率越来越高，对于晶体的频率偏差要求也越来越严格，当晶体和负载电容不匹配时，会造成晶体频偏过大，导致系统的不稳定，在射频(radiofrequency，rf)中更会影响性能。当前难题是晶体的时钟和外部负载电容均通过经验值来设计，很难满足高精度时钟的要求。针对当前难题，业界的处理方案通常由以下两种：

1)用示波器直接测量晶体管脚上的时钟频率，但测量不准确，示波器探头会影响负载电容，偏差很大；

2)用频率计直接测量晶体管脚上的时钟频率，依然会影响负载电容，造成测试结果不准。

技术实现要素：

针对现有技术中存在的问题，本发明提供了一种通过中央处理器内部环路来校准晶体频偏的方法。

本发明采用如下技术方案：

一种通过中央处理器内部环路来校准晶体频偏的方法，所述中央处理器包括内部环路和晶体电路；所述方法包括：

步骤s1、所述中央处理器向所述晶体电路输出振荡激励信号；

步骤s2、所述晶体电路根据所述振荡激励信号产生一时钟信号；

步骤s3、所述内部环路通过设置在所述中央处理器上的一输出端口输出所述时钟信号；

步骤s4、采用一频率计，所述频率计连接所述输出端口，所述频率计接收所述时钟信号并对所述时钟信号进行测试以得到测试结果，测试者根据所述测试结果判断所述时钟信号的偏差是否合格：

若判断结果为是，随后退出；

若判断结果为否，则所述测试者对所述晶体电路进行调节，随后转步骤s4。

优选的，所述晶体电路包括：

一无源晶振，所述无源晶振的第一引脚用于向所述内部环路输入所述时钟信号，所述无源晶振的第三引脚用于接收所述中央处理器输出的所述振荡激励信号，所述无源晶振的第二引脚和第四引脚分别接地；

一第一电阻，所述无源晶振的第三引脚和第四引脚之间并联所述第一电阻；

一第二电阻，所述无源晶振的第三引脚通过所述第二电阻连接所述内部环路；

一第一电容，所述无源晶振的第一引脚通过所述第一电容接地；

一第二电容，所述无源晶振的第三引脚通过所述第二电容接地。

优选的，所述第一电容与所述中央处理器的地直连；

所述第二电容与所述中央处理器的地直连。

优选的，所述步骤s4中，所述测试者对所述晶体电路进行调节的具体步骤为：

s4a、分别调节所述第一电容和/或所述第二电容的电容值。

本发明的有益效果：通过cpu内部环路，把cpu的时钟信号在输出端口输出，再用频率计来对时钟进行测量，不会受到探头的影响，测量更加准确。

附图说明

图1为本发明的一种优选实施例中，通过中央处理器内部环路来校准晶体频偏的方法的流程图；

图2为本发明的一种优选实施例中，中央处理器的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。

下面结合附图对本发明的具体实施方式作进一步的说明：

如图1-2所示，一种通过中央处理器内部环路1来校准晶体频偏的方法，所述中央处理器包括内部环路1和晶体电路2；所述方法包括：

步骤s1、所述中央处理器1通过sys_csoout向所述晶体电路2输出振荡激励信号；

步骤s2、所述晶体电路2根据所述输出信号产生一时钟信号，内部环路1通过sys_csoin接收时钟信号；

步骤s3、所述内部环路1通过设置在所述中央处理器上的一输出端口(gpioclk)输出所述时钟信号；

步骤s4、采用一频率计(图中未示出)，所述频率计连接所述输出端口，所述频率计接收所述时钟信号并对所述时钟信号进行测试以得到测试结果，测试者根据所述测试结果判断所述时钟信号的偏差是否合格：

若判断结果为是，随后退出；

若判断结果为否，则所述测试者对所述晶体电路2进行调节，随后转步骤s4。

在本实施例中，通过内部把时钟环路出来，然后通过频率计进行测试，不会受到探头的影响，测量更加准确。

较佳的实施例中，所述晶体电路2包括：

一无源晶振x，所述无源晶振x的第一引脚用于向所述内部环路1输入所述时钟信号，所述无源晶振x的第三引脚用于接收所述中央处理器1输出所述震荡激励信号，所述无源晶振x的第二引脚和第四引脚分别接地；

一第一电阻r1，所述无源晶振x的第三引脚和第四引脚之间并联所述第一电阻r1；

一第二电阻r2，所述无源晶振x的第三引脚通过所述第二电阻r2连接所述内部环路1；

一第一电容c1，所述无源晶振x的第一引脚通过所述第一电容c1接地；

一第二电容c2，所述无源晶振x的第三引脚通过所述第二电容c2接地。

较佳的实施例中，所述第一电容c1与所述中央处理器的地直连；

所述第二电容c2与所述中央处理器的地直连。

较佳的实施例中，所述步骤s4中，所述测试者对所述晶体电路2进行调节的具体步骤为：

s4a、分别调节所述第一电容c1和/或所述第二电容c2的电容值。

在本实施例中，如图2所示，右边为cpu的晶体电路2，左边为cpu的内部环路1，通过资料我们发现晶体信号sys_oscin可以内部直接输出给左边的clkout。通过频率计可以测量出晶体的时钟，并调整负载电容(第一电容c1和第二电容c2)，把时钟调整到较小的偏差。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

技术特征：

技术总结
本发明提供一种通过中央处理器内部环路来校准晶体频偏的方法，包括：中央处理器向晶体电路输出震荡激励信号；晶体电路根据震荡激励信号产生一时钟信号；内部环路通过设置在中央处理器上的一输出端口输出时钟信号；采用一频率计，频率计连接输出端口，频率计接收时钟信号并对时钟信号进行测试以得到测试结果，测试者根据测试结果判断时钟信号的偏差是否合格：若判断结果为是，随后退出；若判断结果为否，则测试者对晶体电路进行调节，随后转步骤S4。本发明的有益效果：通过CPU内部环路，把CPU的时钟信号在输出端口输出，再用频率计来对时钟进行测量，不会受到探头的影响，测量更加准确。

技术研发人员：冯杰;张坤
受保护的技术使用者：晶晨半导体(上海)股份有限公司
技术研发日：2017.12.12
技术公布日：2018.05.15