一种用于测量摩托车转速的高压包信号的处理电路的制作方法

本实用新型涉及摩托车测速技术领域，特别涉及一种用于测量摩托车转速的高压包信号的处理电路。

背景技术：

摩托车测量转速（RPM）信号是指：摩托车的发动机每转一圈时，将会触发高压包（升压变压器）在发动机内高压点火一次，而该高压包（升压变压器）输出一个反馈信号，可查看此信号来判断点火是否成功及当前发动机每分钟转动的圈数。

如图1所示，每次点火时，高压包将会产生一个-200V左右的负压信号，同时，还会再触发多个幅度依次减少的负压信号（例如：第2个信号只有-70V左右，第3个信号只有-10V左右），现有信号处理电路多数存在偶发2次触发情况，即每圈有时触发2个或以上的信号，这时需要借助CPU软件处理识别，以保证一圈输出一个信号，因此现有信号处理不能通用所有高压包信号的处理。

有鉴于此，本发明人特别研制出一种用于测量摩托车转速的高压包信号的处理电路，本案由此产生。

技术实现要素：

本实用新型的目的在于公开一种用于测量摩托车转速的高压包信号的处理电路，其能够只提取高压包的第1个负压信号，并输出一个方波给CPU计算，且具有成本低、单次触发和抗干扰性强的特点。

为了实现上述目的，本实用新型的技术方案如下：

一种用于测量摩托车转速的高压包信号的处理电路，包括输入负电压限制电路、输出控制电路以及信号输出电路；所述输入电压限制电路包括第一电阻、二极管、第一电容以及第二电阻；所述输出控制电路包括第一三极管和第三电阻；所述信号输出电路包括第二三极管、第四电阻以及第二电容；

所述第一电阻一端连接高压包的信号输出端，第一电阻另一端同时连接二极管输入端、第一电容一端以及第一三极管的b极，二极管输出端与第一电容另一端均接地；所述第二电阻一端接一个电流输入，第二电阻另一端与第一电阻同时接入第一三极管的b极；所述第一三极管的e极接地，第一三极管的c极同时连接第三电阻一端和第二三极管的b极，第三电阻另一端也接一个电流输入；所述第二三极管的e极接地，第二三极管的c极同时连接第四电阻一端、第二电容一端以及CPU信号输入端，第四电阻另一端接一个电流输入，第二电容另一端接地。

所述第一电阻、第二电阻、第三电阻和第四电阻的阻值分别为47KΩ、8.2KΩ、20KΩ、20KΩ；且所述第二电阻、第三电阻和第四电阻接入的电流输入均为5V。

采用上述方案后，本实用新型工作原理如下：

由第一电阻，第二电阻，第一电容及二极管组成一个输入负电压限制电路，只有当第一三极管的输入电压低于0.7V时，才会使第一三极管关断（平时，RPM无输入时，第二电阻提供电流，使第一三极管保持导通状态）；从而，RPM信号（高压包信号）只有持续低于-25V以下时，方可将第一电容放电至低于0.7V，使第一三极管关断，从而使第二三极管导通，第二电容的上端则输出一个低电平至CPU。

由于第一电容的存在，外部输入信号如果低于-25V，但持续时间较短（例如低于10us），将不会使第一电容完全放电，从而不会触发输出控制电路中第一三极管关断。

而由于第二电容的存在，即使外部输入信号低于-25V，且持续时间较长，使第一三极管关断； 但由于第四电阻和第二电容组成一个RC延时放电回路，第2次触发的第二三极管导通与第1次触发的第二三极管导通相近时，第二电容充电，使其上端的输出还未拉回到高电平（达到2.0V以上）时，就被重新拉回低电平，从而使CPU仅识别到一个信号。

本实用新型的有益效果是：由于本申请处理电路的触发电压（负电压）高，点火或者其它设备造成的杂讯很难使该电路动作，因此具有单次触发、抗干扰强的优势。

以下结合附图和具体实施方式对本实用新型做进一步说明。

附图说明

图1是RPM输出信号曲线图；

图2是本实用新型的结构框图。

标号说明

输入负电压限制电路1，第一电阻11，二极管12，第一电容13，第二电阻14，输出控制电路2，第一三极管21，第三电阻22，信号输出电路3，第二三极管31，第四电阻32，第二电容33，CPU信号输入端4。

具体实施方式

如图2所示，本实用新型揭示的一种用于测量摩托车转速的高压包信号的处理电路，包括输入负电压限制电路1、输出控制电路2以及信号输出电路3；输入电压限制电路1包括第一电阻11、二极管12、第一电容13以及第二电阻4；输出控制电路2包括第一三极管21和第三电阻22；信号输出电路3包括第二三极管31、第四电阻32以及第二电容33；

第一电阻1一端连接高压包的信号输出端，第一电阻11另一端同时连接二极管12输入端、第一电容13一端以及第一三极管21的b极，二极管12输出端与第一电容13另一端均接地；第二电阻14一端接一个电流输入，第二电阻14另一端与第一电阻11同时接入第一三极管21的b极；第一三极管21的e极接地，第一三极管21的c极同时连接第三电阻22一端和第二三极管31的b极，第三电阻22另一端也接一个电流输入；第二三极管31的e极接地，第二三极管31的c极同时连接第四电阻32一端、第二电容33一端以及CPU信号输入端4，第四电阻另一端接一个电流输入，第二电容33另一端接地。

第一电阻11、第二电阻14、第三电阻22和第四电阻32的阻值分别为47KΩ、8.2KΩ、20KΩ、20KΩ；且所述第二电阻、第三电阻和第四电阻接入的电流输入均为5V。

采用上述方案后，本实用新型工作原理如下：

由第一电阻11，第二电阻14，第一电容13及二极管12组成一个输入负电压限制电路1，只有当输出控制电路2的第一三极管21的输入电压低于0.7V时，才会使第一三极管21关断（平时，RPM无输入时，第二电阻14提供电流，使第一三极管21保持导通状态）；从而，RPM信号（高压包信号）只有持续低于-25V以下时，方可将第一电容13放电至低于0.7V，使第一三极管21关断，从而使第二三极管31导通，第二电容33的上端则输出一个低电平至CPU。

由于第一电容的存在，外部输入信号如果低于-25V，但持续时间较短（例如低于10us），将不会使第一电容完全放电，从而不会触发输出控制电路2中第一三极管21关断。

而由于第二电容33的存在，即使外部输入信号低于-25V，且持续时间较长，使第一三极管21关断； 但由于第四电阻32和第二电容33组成一个RC延时放电回路，第2次触发的第二三极管31导通与第1次触发的第二三极管31导通相近时，第二电容33充电，使其上端的输出还未拉回到高电平（达到2.0V以上）时，就被重新拉回低电平，从而使CPU仅识别到一个信号。

以上仅为本实用新型的具体实施例，并非对本实用新型的保护范围的限定。凡依本案的设计思路所做的等同变化，均落入本案的保护范围。