一种用于芯片电路的超低压两级环形压控振荡器的制作方法

本实用新型涉及振荡器技术领域，更具体地说，涉及一种用于芯片电路的超低压两级环形压控振荡器。

背景技术：

压控振荡器是模拟电路和数字电路的重要组成模块。压控振荡器有很多种不同的实现方式，环形振荡器与传统的LC振荡器相比，占用更小的芯片面积并且具有更大的调节范围。如果环形振荡器由两级延迟构成，那么它能够在高频下工作，并且提供正交输出。

现代CMOS工艺中，技术特征尺寸和电源电压需要成比例缩小以维持器件的稳定性。对于环形振荡器来说，由于晶体管的高阈值电压，它很难在0.5V的电源电压下正常工作。MOS晶体管的衬底连接正向偏置是降低晶体管阈值电压的有效方法。在设计中，衬底正向偏置技术被应用于带有局部正反馈的延迟单元中。

因此，现有技术亟待有很大的进步。

技术实现要素：

本实用新型解决的技术问题在于，针对现有技术的上述的缺陷，提供一种用于芯片电路的超低压两级环形压控振荡器，包括：包括两个首尾相接的延迟单元，所述振荡器通过调节延迟单元的延迟时间调整工作频率；延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL。

在本实用新型所述的超低压两级环形压控振荡器中，PMOS晶体管M2、M4的衬底接地，PMOS晶体管M1、M3的衬底连接控制电压Vc，PMOS晶体管M1、M3的栅极接地，PMOS晶体管M1、M3源极接VDD，PMOS晶体管M1、M3漏极连接PMOS晶体管M2、M4的栅极和漏极；NMOS晶体管M5和NMOS晶体管M6分别作为延迟单元的正相和反相差分输入端，NMOS晶体管M7和NMOS晶体管M8的源漏极分别与NMOS晶体管M5和NMOS晶体管M6的源漏极相连，NMOS晶体管M7栅极接NMOS晶体管M6的漏极，NMOS晶体管M8的栅极接NMOS晶体管M5的漏极；NMOS晶体管M5的漏极作为反相输出端，NMOS晶体管M6的漏极作为正相输出端，输出端接负载电容CL；NMOS晶体管的衬底端连接偏置电压VB。

实施本实用新型的用于芯片电路的超低压两级环形压控振荡器，具有以下有益效果：采用衬底正向偏置结构，降低晶体管阈值电压，降低电源电压，减小功耗；两级结构，电路结构简单，面积较小，易于实现与集成；与LC振荡器结构相比，两级环形振荡器电路具有大的调谐范围。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1MOS管阈值电压随衬底偏置电压变化示意图；

图2为超低压两级环形压控振荡器VCO结构图；

图3为超低压两级环形压控振荡器延迟单元结构图；

图4为压控振荡器频率随控制电压变化示意图。

具体实施方式

请参阅图1，为MOS管阈值电压随衬底偏置电压变化示意图。衬底正向偏置技术可以有效降低了MOS晶体管的阈值电压。

以0.18um RF CMOS工艺为例，NMOS和PMOS晶体管的阈值电压约+/-0.5V，当电源电压为0.5V时，这个阈值电压会大大限制电路的性能。通过正向偏置MOS晶体管的衬底能够降低阈值电压。在0.18um RF CMOS工艺下，通过使用深N阱来将敏感的模拟电路与衬底噪声隔离，所以不管是衬底连接的NMOS晶体管还是PMOS晶体管都可以通过衬底正向偏置降低阈值电压。

衬底正向偏置的PMOS晶体管阈值电压(Vthp)可以表示为：

|V_thp0|是源衬电压(V_sb)为0时的|V_thp|,γ是体效应系数,是费米势。因此，阈值电压|V_th|随着V_sb的增加而减小，PMOS晶体管阈值电压随衬底偏置电压变化如图1所示。由图1可知，当PMOS晶体管的衬底偏置电压从500mV到0V变化时，PMOS晶体管的阈值电压从-500mV到-366mV变化。当NMOS晶体管的衬底偏置电压Vc从0V到0.5V变化时，NMOS晶体管的阈值电压(Vthn)从531mV到423mV变化。这对MOS晶体管工作在超低电源电压下十分有效。

请参阅图2，为超低压两级环形压控振荡器VCO结构图，由两个首尾相接的、相同的延迟单元组成。

请参阅图3，为超低压两级环形压控振荡器延迟单元结构图。延迟单元包括PMOS晶体管M1、M2、M3、M4，NMOS管M5、M6、M7、M8，及负载电容CL。本发明提出设计的环形振荡器，具体实施时基于0.18um RF工艺进行设计。PMOS晶体管M2、M4的衬底接地，PMOS晶体管M1、M3的衬底连接控制电压Vc，PMOS晶体管M1、M3的栅极接地，PMOS晶体管M1、M3源极接VDD，PMOS晶体管M1、M3漏极连接PMOS晶体管M2、M4的栅极和漏极；NMOS晶体管M5和NMOS晶体管M6分别作为延迟单元的正相和反相差分输入端，NMOS晶体管M7和NMOS晶体管M8的源漏极分别与NMOS晶体管M5和NMOS晶体管M6的源漏极相连，NMOS晶体管M7栅极接NMOS晶体管M6的漏极，NMOS晶体管M8的栅极接NMOS晶体管M5的漏极；NMOS晶体管M5的漏极作为反相输出端，NMOS晶体管M6的漏极作为正相输出端，输出端接负载电容CL；NMOS晶体管的衬底端连接偏置电压VB。

请参阅图4，为压控振荡器频率随控制电压变化示意图。图4给出了控制电压变化时，压控振荡器的频率变化范围。从图4可以看出，当控制电压V_c从0V到0.5V变化时，该VCO的工作频率调节范围是从392MHz到88MHz，VCO增益为-608MHz/V。

本实用新型通过以上实施例的设计，可以做到采用衬底正向偏置结构，降低晶体管阈值电压，降低电源电压，减小功耗；两级结构，电路结构简单，面积较小，易于实现与集成。

本实用新型是根据特定实施例进行描述的，但本领域的技术人员应明白在不脱离本实用新型范围时，可进行各种变化和等同替换。此外，为适应本实用新型技术的特定场合，可对本实用新型进行诸多修改而不脱离其保护范围。因此，本实用新型并不限于在此公开的特定实施例，而包括所有落入到权利要求保护范围的实施例。