本实用新型涉及MOS管并联集成电路领域,尤其涉及一种有效减小MOS管并联模块体积的DBC布线电路。
背景技术:
随着电子电力技术的发展,MOS管以其高频性能好、开关损耗小、输出阻抗高、驱动功率小等优点被越来越广泛的应用,在大功率产品的实际应用中,单个MOS管往往达不到需要的大电流,此时,需要将多个MOS管并联起来,这样很大的电流由多个MOS管来分担,单个MOS管承担的电流就比较小,确保芯片的安全稳定的工作。
在MOS管并联模块电路中,在模块开启和关闭时,MOS管漏极和源极间将产生电压尖峰脉冲,存在上下桥工作击通的问题,同时由于布线问题,模块内产生较大的寄生电容和电感,模块利用率较低,影响整个电路的正常工作。
技术实现要素:
本实用新型的目的在于:为减小模块开启和关闭时MOS管漏极和源极间的电压尖峰脉冲,同时对模块进行改善,提高模块利用率,使相同的模块封装可以输出更大的功率,提供一种有效减小MOS管并联模块体积的DBC布线电路。
本实用新型采用的技术方案如下:
一种有效减小MOS芯片并联模块体积的DBC布线电路,包括基板,所述基板上多个MOS管并联成排设置,所述MOS管排一侧设置输出端源极铜箔,所述多个并联MOS管源极互相连接后再与所述输出端源极铜箔连接。
本方案中,通过在MOS管排一侧设置输出端源极铜排,减小了铜箔面积,有效降低寄生电容和电感,通过将MOS管源极与输出端源极铜箔直接连接的方式,改善了MOS管并联在开启和关闭时的di/dt和dv/dt,降低了此时的电压尖峰脉冲,防止在用于上下桥工作时发生穿通的问题。
进一步的,所述多个并联MOS管源极通过铝带进行互相连接。
通过采用铝带与铜箔连接的方式,可以减小模块的制作体积,又能保证输出功率,同时使相同模块封装可以输出更大的功率。
进一步的,所述源极互相连接的并联MOS管通过邦线或者铝带与所述输出端源极铜箔连接。
进一步的,所述MOS管采用贴片封装,有效减小模块封装体积。
进一步的,所述输出端源极铜箔为长条状。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、本方案中,通过在MOS管排一侧设置输出端源极铜排,减小了铜箔面积,有效降低寄生电容和电感,通过将MOS管源极与输出端源极铜箔直接连接的方式,改善了MOS管并联在开启和关闭时的di/dt和dv/dt,降低了此时的电压尖峰脉冲,防止在用于上下桥工作时发生穿通的问题。
2、通过采用铝带与铜箔连接的方式,可以减小模块的制作体积,又能保证输出功率,同时使相同模块封装可以输出更大的功率。
附图说明
图1是本实用新型改进结构示意图;
图2是本实用新型对比结构示意图;
图3是本实用新型最优结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例1
如图1所示,一种有效减小MOS管并联模块体积的DBC布线电路,包括基板,所述基板上多个MOS管并联成排设置,所述MOS管排一侧设置输出端源极铜箔,所述多个并联MOS管源极互相连接后再与所述输出端源极铜箔连接。
如图对比图2所示,原有结构是将并联MOS管源极通过邦线连接到铜箔汇总,再通过铜箔将电流传输到输出端S极(源极)铜箔。
本方案中,通过在MOS管排一侧设置输出端源极铜排,去除另一侧的电流汇总铜箔,直接将所有MOS管源极互相进行连接,再连接输出端S极(源极)铜箔,此布线电路减小了铜箔面积,有效降低寄生电容和电感,通过将MOS管源极与输出端S极(源极)铜箔直接连接的方式,改善了MOS管并联在开启和关闭时的di/dt和dv/dt,降低了此时的电压尖峰脉冲,防止在用于上下桥工作时发生穿通的问题。
实施例2
如图3所述,在实施例1的基础上,所述多个并联MOS管源极通过铝带进行互相连接。
通过采用铝带与铜箔连接的方式,可以减小模块的制作体积,又能保证输出功率,同时使相同模块封装可以输出更大的功率。
实施例3
在实施例1的基础上,所述源极互相连接的并联MOS管通过邦线或者铝带与所述输出端源极铜箔连接。
实施例4
在实施例1的基础上,所述MOS管采用贴片封装,能有效减小模块的制作体积。
实施例5
在实施例1的基础上,所述输出端源极铜箔为长条状。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。