具有包括振荡检测和幅度控制回路的数字自动增益控制的集成电路晶体振荡器的制作方法

本专利申请要求于2016年6月30日提交的共同拥有的美国临时专利申请no.62/357,199的优先权；该临时专利申请据此以引用方式并入本文以用于所有目的。

本公开涉及晶体振荡器，并且具体地讲，涉及具有数字自动增益控制(agc)伺服回路电路的晶体振荡器，以用于为振荡设备和振荡器故障检测器提供最佳操作跨导。

背景技术：

电子振荡器通常包括谐振电路，该谐振电路产生给定频率的周期性时变电信号，谐振电路的周期的倒数决定其频率。例如，电信号可用于通过对多个信号振荡进行计数来跟踪时间的流逝。普通电子振荡器采用石英晶体作为其谐振元件，但也可使用其他类型的压电材料(例如，多晶陶瓷)。

电子振荡器已被用于为许多电子设备生成时钟信号。电子振荡器是射频(rf)和电子设备的重要部件。如今，产品设计工程师通常不会设计振荡器，因为设备上提供了振荡器电路。然而，由于与电子振荡器一起使用的模拟agc回路，大多数电流电子振荡器都存在问题。例如，当施加初始种子电流时，模拟agc可导致agc回路不稳定和/或振荡器的不正确启动。

技术实现要素：

期望具有用于agc的系统和方法，以用于控制解决上文所述问题的晶体振荡器的gm。

根据一个实施方案，用于操作集成电路的晶体振荡器的方法可包括以下步骤：使用与晶体振荡器耦合的数字自动增益控制(agc)电路来监测晶体振荡器的操作并控制晶体振荡器的振荡幅度，该数字agc电路包括具有振荡检测器的第一回路和具有振荡幅度检测器的第二回路；增加晶体振荡器的增益直到来自其的振荡可被第一回路检测到，以及使用第二回路将振荡保持在高基准值和低基准值之间的幅度处。

根据该方法的另外的实施方案，检测晶体振荡器的振荡的步骤可包括对来自晶体振荡器的多个频率循环进行计数，以及当频率循环的数量达到一定数量的计数时设置振荡检测锁存器的步骤。根据该方法的另外的实施方案可包括以下步骤：生成独立更新时钟脉冲；以及如果尚未设置振荡检测锁存器，则在每个更新时钟脉冲处增加晶体振荡器的跨导放大器的增益。

根据该方法的另外的实施方案，将振荡幅度保持在高基准值和低基准值之间的步骤可包括以下步骤：将来自振荡幅度检测器的输出与高基准值和低基准值进行比较；如果来自振荡幅度检测器的输出可小于低基准值，则在每个更新时钟脉冲处增加跨导放大器增益，并且如果来自振荡幅度检测器的输出可等于或大于高基准值，则在每个更新时钟脉冲处减少跨导放大器增益。

根据该方法的另外的实施方案，可通过增加跨导放大器上的电流来增加跨导放大器增益。根据该方法的另外的实施方案可包括当振荡检测器在一定时间段内未检测到来自晶体振荡器的振荡时生成晶体振荡器故障警报的步骤。根据该方法的另外的实施方案，高基准值可比晶体振荡器的晶体管的dc偏置点高约300毫伏，并且低基准值可比晶体管的dc偏置点高约100毫伏。根据该方法的另外的实施方案可包括提供高基准值和低基准值的步骤，该高基准值和低基准值使用复制电路来跟踪跨导放大器的功率、电压和温度特性。根据该方法的另外的实施方案可包括检测振荡器故障并提供其警报的步骤。

根据另一个实施方案，集成电路可包括：晶体振荡器电路；以及与晶体振荡器电路耦合的数字自动增益控制(agc)电路，该agc电路包括具有振荡检测器的第一回路和具有振荡幅度检测器的第二回路；其中第一回路可适于增加晶体振荡器电路的增益直到可检测到来自其的振荡幅度，并且此后第二回路可适于将振荡幅度保持在高幅度值和低幅度值之间。

根据另外的实施方案，晶体振荡器电路可包括：适于耦合到外部晶体的跨导放大器；和耦合到跨导放大器并控制跨导放大器的跨导增益的可编程电流源。根据另外的实施方案，第一回路可在检测到来自晶体振荡器电路的振荡之前以更新间隔控制可编程电流源；并且第二回路在检测到来自晶体振荡器电路的振荡之后以更新间隔控制可编程电流源。

根据另外的实施方案，第一回路可包括：振荡检测器、耦合到振荡检测器并当可检测到振荡时改变逻辑状态的存储器锁存器，以及耦合到可编程电流源并控制可编程电流源的向上/向下计数器；第二回路可包括：具有耦合到跨导放大器的输入和表示振荡幅度的输出的振荡幅度检测器、向上/向下计数器；以及耦合在振荡幅度检测器和向上/向下计数器之间的振荡幅度控制器，其中：如果振荡幅度可小于低幅度值，则向上/向下计数器以更新间隔递增其中的计数值，并且如果振荡幅度可等于或大于高幅度值，则向上/向下计数器以更新间隔递减其中的计数值。

根据另外的实施方案，高幅度值可比跨导放大器的dc偏置点高约300毫伏，并且低幅度值可比跨导放大器的dc偏置点高约100毫伏。根据另外的实施方案，复制电路可适于提供高幅度值和低幅度值，该高幅度值和低幅度值跟踪跨导放大器的功率、电压和温度特性。根据另外的实施方案，向上/向下计数器的计数值和/或振荡检测电路可以是可编程的。根据另外的实施方案，向上/向下计数器可适于在集成电路中发生上电复位时复位。根据另外的实施方案，计时器、振荡检测电路、锁存器和/或向上/向下计数器在集成电路中的复位条件下可以是可复位的。根据另外的实施方案，可提供振荡器故障警报电路。根据另外的实施方案，集成电路可以是微控制器。

附图说明

通过参考以下结合附图的描述，可以获得对本公开的更完整的理解，其中：

图1示出了根据本公开的特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字自动增益控制(agc)的集成电路晶体振荡器的示意性框图；

图1a示出了根据本公开的一个特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字自动增益控制(agc)的集成电路晶体振荡器的更详细的示意性框图；

图2示出了根据本公开的一个特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字agc的集成电路晶体振荡器的更详细的示意图；

图3示出了根据本公开的一个特定示例性实施方案的晶体驱动器电路的复制电路的示意图；以及

图4示出了根据本公开的特定示例性实施方案的晶体振荡器与数字agc组合的操作的图形表示。

虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的形式。

具体实施方式

根据各种实施方案，数字自动增益控制(agc)具有第一控制回路和第二控制回路。第一回路可增加振荡器晶体管的跨导(gm)，直到检测到来自其的振荡。然后第二回路检测来自晶体振荡器的振荡的幅度，将这些幅度与高电压基准和低电压基准进行比较并生成数字信号，从而得到振荡器晶体管的临界跨导(gm)并控制该晶体管跨导(gm)以保持来自其的恒定的振荡波形幅度。向上/向下计数器根据其时钟速率来定义伺服控制回路带宽/更新速率，并且只要伺服回路带宽约小于晶体振荡器的tau(τ)＝10*lm/r_eff，该伺服回路就不存在任何稳定性问题。跨导是双极晶体管或场效应晶体管(fet)性能的表现。一般来讲，当所有其他因素保持不变时，设备的跨导数值越大，其可提供的增益(放大)越大。

根据本公开的一个方面，提供了集成电路。集成电路包括与外部晶体耦合的振荡器电路。集成电路包括与振荡器电路耦合的数字自动增益控制(agc)电路。数字agc电路包括提供振荡检测器的第一回路功能和提供振荡包络检测器的第二回路功能。

根据本公开的另一个方面，提供了用于操作集成电路晶体振荡器的方法。该方法包括以下步骤：首先，将数字增益控制电路中计数器的初始输出设置为第一计数值。数字增益控制连接到第一回路(振荡检测回路)，该第一回路确定振荡何时已发生一定数量的循环。数字增益控制等待预设的振荡包络扩展时间(预期的振荡循环数量)。数字增益控制可以可编程的更新速率增加振荡器晶体管跨导(gm)，直到检测到预期的振荡循环数量。当检测到预期的振荡循环数量时，数字增益控制选择第二回路以使得跨导电流值稳定在由高基准电压和低基准电压确定的包络内，该高基准电压和低基准电压耦合到监测来自振荡幅度检测电路的dc输出的两个比较器。

现在参见附图，示意性地示出了示例性实施方案的细节。附图中的相同元件将由相同的数字表示，并且类似的元件将由具有不同的小写字母后缀的相同数字表示。

图1示出了根据本公开的特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字自动增益控制(agc)的集成电路晶体振荡器的示意性框图。集成电路100可包括晶体振荡器110、包括第一回路(振荡检测回路)120和第二回路(振荡幅度控制回路)130的数字agc。振荡检测回路120将增加晶体振荡器110的跨导，直到检测到来自其的振荡。振荡幅度控制回路130将来自晶体振荡器110的振荡幅度保持在一定上幅度值和下幅度值之间。晶体振荡器110适于耦合到外部频率确定晶体116。

图1a示出了根据本公开的一个更详细的特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字自动增益控制(agc)的集成电路晶体振荡器的示意性框图。集成电路100a可包括晶体振荡器110、包括振荡检测回路120a和振荡幅度控制回路130a的数字agc、更新计时器152以及可选的振荡器故障检测和警报电路154。

晶体振荡器110可包括跨导放大器(例如，双极或fet晶体管)114，其跨导(gm)可通过来自可编程电流源112的电流进行控制。外部晶体116可通过集成电路100a的节点(引脚)osci和osco耦合到晶体振荡器110。

振荡检测回路120a可包括振荡检测器124、一位存储器锁存器122和向上/向下计数器126。当集成电路100上电和/或初始化时，振荡检测器124、一位存储器锁存器122和向上/向下计数器126可复位，其中它们的计数值被复位为零(0)，并且存储器锁存器122被清除，其中其q输出处于逻辑低并且q输出处于逻辑高。向上/向下计数器126耦合到可编程电流源112并控制可编程电流源，其中当其计数值为零时，来自可编程电流源112的输出电流处于其最低值。最初将来自可编程电流源112的最低值电流施加到跨导放大器(晶体管)114(由电流控制的晶体管增益)，由此其跨导(gm)处于最小值。在这种情况下，晶体振荡器110可振荡或可以不振荡，但是由于更新计时器152独立于晶体振荡器110，因此这无关紧要。可使用更新计时器152来定义振荡检测回路120(“第一回路”)和振荡幅度控制回路130(“第二回路”)的带宽/更新速率，如下文更充分解释的。

在向上/向下计数器126接收到任何更新时钟(及其计数值被设置为零)之前，将最小电流值耦合到跨导放大器114。因此，跨导放大器114以最小跨导启动，并且通过来自向上/向下计数器126的计数值的控制，其跨导随着来自可编程电流源112的电流增加而增加。如果振荡器电路在初始最低电流跨导(gm)值处未启动振荡，则每次向上/向下计数器126从更新计时器152接收时钟脉冲时，来自可编程电流源112的电流值的线性测温模式(线性地增加电流)提高跨导(gm)，直到振荡器电路110启动振荡。

最初，一位存储器锁存器122q输出处于逻辑低(“0”)(“osc_valid”)并且q输出处于逻辑高(“1”)，这迫使向上/向下计数器126每次从更新计时器152接收更新时钟脉冲时递增其计数值。可在设计/制造期间定义并固定从更新计时器152(独立内部振荡器和计数器)输出的时钟速率，或者其内部计数器可以是可编程的，以便更灵活地用于具有不同特性和/或频率的晶体。优选地，更新计时器152的输出时钟频率(定义第一回路和第二回路的带宽)可足够慢以小于tau(τ)＝10*lm/r_eff，晶体振荡器的振荡包络为振荡而增长所需的启动时间。更新计时器152输出时钟频率非常易于实现。因此，从更新计时器152输出的时钟速率定义振荡检测回路120和振荡幅度控制回路130a的带宽/更新速率，从而不存在回路稳定性问题。

一旦晶体振荡器110输出启动以驱动振荡检测器124，在一位存储器锁存器122输出逻辑状态改变之前必须发生一定数量的振荡频率循环，从而将向上/向下计数器126的控制从振荡检测回路120a转移到振荡幅度控制回路130a。振荡检测器124的示例性实施方式可以是计数器，在将计数溢出信号输出到一位存储器锁存器122的时钟输入之前，该计数器对从晶体振荡器110接收的振荡频率循环计数一定次数。例如，计数值可以是128，例如在接收128个振荡频率循环之后发生计数溢出。

振荡幅度控制回路130a可包括向上/向下计数器126、振荡幅度控制器132和振荡幅度检测器134。当振荡幅度控制回路130a变为有效(一旦一位存储器锁存器122输出从其初始逻辑状态发生改变)时，向上/向下计数器126可在每次从更新计时器152接收到更新时钟脉冲时递增或递减其中的计数值，这取决于振荡幅度检测器134的输出(表示晶体振荡器110的振荡幅度)。该计数值可用于控制可编程电流源112，该可编程电流源继而控制跨导放大器114的跨导(gm)(增益)。

振荡幅度控制器132基于osci节点处的振荡幅度(晶体116上的振荡电压)来确定向上/向下计数器126是否递增、递减或保持其当前计数值。例如但不限于，振荡幅度检测器134可将osci节点上的ac信号(振荡)转换为表示该ac振荡信号的幅度的dc电压。该dc电压可耦合到振荡幅度控制器132。

当振荡幅度小于或等于低基准电压vref_l时，振荡幅度控制器132将使得向上/向下计数器126能够在每个更新时钟脉冲处递增其计数值。当振荡幅度大于低基准电压vref_l并小于高基准电压vref_h时，振荡幅度控制器132将禁止向上/向下计数器126递增或递减其计数值。并且当振荡幅度等于或大于高基准电压vref_h时，振荡幅度控制器132将使得向上/向下计数器126能够在每个更新时钟脉冲处递减其计数值。

还可提供振荡器故障检测和警报154，以检测晶体振荡器110在特定时间段内启动振荡的故障并提供其警报。

参见图2，示出了根据本公开的一个特定示例性实施方案的具有包括振荡检测和幅度控制回路的数字agc的集成电路晶体振荡器的更详细的示意图。通常由标号200表示的集成电路可包括振荡器电路210和数字agc电路260，该振荡器电路可耦合到外部晶体(未示出)。外部晶体(未示出)可通过振荡器电路210的节点(引脚)osci和osco耦合到振荡器电路210。数字agc电路260可包括振荡检测器224、d锁存器222、更新计时器252、向上/向下计数器226、多路复用器240和242、振荡包络检测器234、具有滞后的电压比较器262和264、或非门266以及与门268。振荡器电路210可包括晶体管218、反馈电阻器216并且还可包括耦合到晶体管218的输出(漏极)的缓冲放大器214，该晶体管的跨导(gm)由来自多个恒定电流源212的选择的电流控制。外部晶体在晶体设计频率下在晶体管218的漏极和栅极之间提供低阻抗反馈路径。还可提供振荡器故障超时警报电路254，以检测振荡器电路在特定时间段内启动的故障并提供其警报。

在集成电路200初始上电时，可生成上电复位(por)或者可在任何时间使复位生效以初始化数字agc电路260。数字agc电路260的初始化可包括清除(将数字计数和状态值设置为零)振荡检测器224中的计数器，将d锁存器222q输出设置为逻辑低(清除)，并将向上/向下计数器226复位(清除)至其最低值，例如，零值。预期且在本公开范围内的是，任何一个或多个计数器可预加载非零值(“计数预设”)，但是为了简化说明，本文所有计数器/锁存器值将被清除(复位)为零。

在数字agc电路260初始化之后，可将来自多个恒定电流源212的最低电流值施加到晶体管218，以使得其跨导(gm)处于最小值。在这种情况下，振荡器电路210可振荡或可以不振荡，但是由于计时器252独立于振荡器电路210，因此这无关紧要。计时器252可以是驱动计数器的非常简单的电阻器-电容器(rc)自激振荡器。计时器252中的计数器可固定在设计中或者可以是可编程的(未示出)，并且可用于定义初始(第一)回路控制带宽/更新速率，如下文更充分解释的。最初，d锁存器222q输出处于逻辑低(“0”)(“osc_valid”)，这迫使多路复用器240的输出为逻辑高(“1”)并且多路复用器242的输出为逻辑低(“0”)。将这两个多路复用器输出施加到向上/向下计数器226的向上和向下控制，其中计数器226将在每次从计时器252接收到更新时钟脉冲时递增其计数值。

可在设计/制造期间定义并固定从计时器252(独立内部振荡器和计数器)输出的时钟速率，或者内部计数器可以是可编程的，以便更灵活地用于具有不同特性和/或频率的晶体。优选地，计时器252的输出时钟频率(定义初始第一伺服回路的带宽)可足够慢以小于tau(τ)＝10*lm/r_eff：晶体振荡器的振荡包络为振荡而增长所需的启动时间。计时器252输出时钟频率非常易于实现。因此，来自计时器252的时钟速率输出定义数字agc回路带宽/更新速率，因此不存在回路稳定性问题。

向上/向下计数器226可在每次接收到来自计时器252的时钟脉冲时递增或递减其中的计数值。该计数值可用于控制选择多个恒定电流源212中的哪些恒定电流源耦合到晶体管218以控制其跨导(gm)。在向上/向下计数器226接收到任何时钟(及其计数值被设置为零)之前，其中将最小电流值耦合到晶体管218。因此，晶体管218在最小跨导(gm)值处启动，并且如果振荡器电路在初始最低电流跨导(gm)值处未启动振荡，则每次向上/向下计数器226从计时器252接收到时钟脉冲时，可启用恒定电流源212的线性测温模式(线性地增加电流)，以向晶体管218提供更多电流，从而提高其跨导(gm)，直到振荡器电路210启动振荡。

一旦晶体管218开始振荡，缓冲放大器214就启动以驱动振荡检测器224(计数器)，直到有溢出计数输出到d锁存器222的时钟输入。振荡检测器224的一个示例性实施方式可以是计数器，在输出计数溢出时钟之前，该计数器对从振荡器电路210接收的振荡波形(循环)(缓冲放大器214的输出)计数一定次数。例如，计数值可以是128，例如在接收128个振荡循环之后发生计数溢出。

当从其的溢出输出为d锁存器222计时时，其q输出将从逻辑低(“0”)变为逻辑高(“1”)并保持在该逻辑电平，直到被集成电路复位事件(例如，por)复位。osc_valid表示d锁存器222的q输出的逻辑状态。当osc_valid处于逻辑低(“0”)时，多路复用器240输出将固定为逻辑高(“1”)并且多路复用器242输出将固定为逻辑低(“0”)，由此向上/向下计数器226将总是在每次从计时器252接收到更新时钟脉冲时递增其计数值。然而，一旦osc_valid处于逻辑高(“1”)，多路复用器240输出将遵循或非门266的输出，并且多路复用器242输出将遵循与门268的输出。

振荡包络检测器234将osci节点上的ac信号(振荡)转换为表示该ac振荡信号的幅度的dc电压。该dc电压耦合到电压比较器262和264的正输入。vref_h电压耦合到电压比较器262的负输入，并且vref_l电压耦合到电压比较器264的负输入。vref_h大于vref_l。当来自振荡包络检测器234的dc电压小于vref_l和vref_h时，来自电压比较器262和264的输出都处于逻辑低(“0”)。当来自振荡包络检测器234的dc电压小于vref_h但等于或大于vref_l时，来自电压比较器262的输出处于逻辑低(“0”)并且来自电压比较器264的输出处于逻辑高(“1”)。当来自振荡包络检测器234的dc电压大于vref_l且等于或大于vref_h时，来自电压比较器262和264的输出都处于逻辑高(“1”)。vref_h可例如但不限于比晶体驱动器晶体管218的dc偏置点高约300毫伏。vref_l可例如但不限于比晶体驱动器晶体管218的dc偏置点高约100毫伏。

来自电压比较器262和264的输出以如下方式在逻辑上组合到或非门266和与门268(输出)：

多路复用器240和242的输出分别遵循或非门266和与门268的输出。其中当向上/向下计数器226的向上输入处于逻辑高并且向下输入处于逻辑低时，向上/向下计数器226将在每次从更新计时器252接收到更新时钟脉冲时递增其计数值。当向上和向下输入都处于逻辑低时，无论来自更新计时器252的更新时钟脉冲如何，向上/向下计数器226的计数值都将不会改变。并且当向上输入处于逻辑低并且向下输入处于逻辑高时，向上/向下计数器226将在每次从更新计时器252接收到更新时钟脉冲时递减其计数值。因此，分别取决于来自振荡包络检测器234的dc电压小于vref_h和vref_l电压基准、等于或大于vref_l基准且小于vref_h基准、或者等于或大于vref_h电压基准，晶体管218的电流(及其gm)可增加、保持不变或者减少。向上/向下计数器226的p<n>输出可控制多个恒定电流源212中的哪些恒定电流源耦合到晶体管218。

振荡器故障超时警报电路254可将来自更新计时器252的超时时间与来自振荡检测器224的振荡检测进行比较。如果更新计时器252超时小于振荡检测(或者未发生振荡检测)，则振荡器故障超时警报电路254可发出指示振荡器210启动故障的警报。集成电路200可例如但不限于是微控制器、数字信号处理器(dsp)、微型计算机、可编程逻辑阵列(pla)、专用集成电路(asic)，等等。

参见图3，示出了晶体驱动器电路的复制电路的示意图。

参见图3，示出了晶体驱动器电路的复制电路的示意图。复制电路300可包括恒定电流源312、第一电阻器314、第二电阻器316、复制可调节电流源320和可具有与振荡器晶体管218基本相似特性的晶体管318。该复制电路可有利地为vref_h和vref_l提供适当的电压，其可跟踪晶体振荡器晶体管218的pvt(功率、电压和温度)特性。vref_h可例如但不限于比晶体振荡器晶体管218的dc偏置点高约300毫伏。vref_l可例如但不限于比晶体振荡器晶体管218的dc偏置点高约100毫伏。此外，基准点(vref_h和vref_l)可根据来自多个恒定电流源212的电流变化而上下移动，以跟踪振荡晶体管218的偏置点变化(主驱动器电路相对于来自多个恒定电流源212的电流值变化)。

现在参见图4，示出了根据本公开的教导的晶体振荡器与数字agc电路组合的操作的图形表示。在振荡检测器124/224已经计数了一定数量的循环(例如，128)之后，osc_valid信号从逻辑低变为逻辑高。当osc_valid信号处于逻辑低时，该循环计数操作可由第一数字控制回路(振荡检测回路)执行。当osc_valid信号处于逻辑高时，第二数字控制回路(振荡幅度控制回路)取代第一数字控制回路。在第一控制回路中，忽略振荡的幅度，仅对其循环数量进行计数，直到振荡检测器124/224检测到并计数其一定数量。如果在更新计时器152/252的更新时钟脉冲的时间内未达到该循环计数，例如，由于跨导放大器114/晶体管218的gm不足(例如，其电流太低而无法启动其振荡)导致振荡尚未发生，则向上/向下计数器126/226的计数值(最初从零开始)递增，直到计数到预期数量的振荡循环。一旦计数到预期的振荡循环数量，则第二控制回路变为有效，并且进入跨导放大器114/晶体管218的电流由第二数字回路电路控制，该第二数字回路电路将来自振荡包络检测器134/234的dc幅度保持在vref_h和vref_l之间。

上述晶体振荡器的数字agc和模拟agc实施方式之间的关键区别之一是大多数模拟agc回路依赖于来自晶体振荡器的初始振荡以使模拟回路正常操作，即使给定跨导(gm)设置不足够高以初始启动振荡，该模拟回路也不能够发生振荡，而数字控制agc电路已完全解耦回路更新速率(得到适当的gm值以使振荡发生)，其可独立选择。

第二个区别是数字agc电路的主要数字特性允许其具有两个阈值，在这两个阈值内，回路试图保持osci信号摆动(一旦其稳定且增强纯信号质量，即频率抖动降低，便可确保更低功耗)。

第三个区别是如果即使在最高跨导(gm)值下振荡也未启动，则数字agc电路发出振荡故障信号。许多模拟agc回路依赖于具有多个转换来确定振荡输出或者具有一定的信号幅度值，这可能会因为回路中没有内置滞后而停止运转。

不同于模拟agc方法，本文公开的数字agc架构可通过重复使用可用于gm(图1所示的回路更新计数器128)控制的内部振荡器而嵌入在完全同步的数字可编程计时器中。此外，数字agc电路120可使用pvt(功率、电压和温度)阈值跟踪电路(如图3所示)来生成由电压比较器262和264使用的基准电压vref_h和vref_l，以确保适当的晶体振荡器电路操作。

另一个优势是，随着较低工艺几何晶体管特性变得越来越差，使用全数字agc电路减少了所用晶体管的设计循环时间选择。

当必须满足稳定性要求并避免过度驱动晶体时，所提出的集成电路可用于汽车安全应用。另外，所提出的集成电路可在多个计算设备部门和/或平台上使用，所述部门和/或平台包括但不限于：16位和/或32位微控制器；便携式设备平台，诸如windows便携式设备(wpd)和/或可穿戴智能网关；等等。