本发明属于微电子领域，具体涉及一种自适应负载变化调节频率的ac-dc振荡器电路。
背景技术：
在ac-dc转换器中都需要设计振荡器电路来为系统提供一个时钟频率。传统的应用于pwm型ac-dc转换器的rc振荡器通常只能提供固定频率的时钟信号，不能根据负载情况调节，会造成额外的功耗。因此研究能使时钟信号能随负载变化调节频率的振荡器电路具有重要意义。
技术实现要素：
本发明的目的在于解决pwm型ac-dc转换器不能根据负载调节时钟信号频率的问题，提出一种自适应负载变化调节频率的ac-dc振荡器电路，实现了随负载的变化输出合适的时钟频率信号，解决pwm型ac-dc转换器不能根据负载调节时钟信号频率的技术问题。
本发明采用如下技术方案，一种自适应负载变化调节频率的ac-dc振荡器电路，包括时钟信号产生电路和频率调节控制信号产生电路；
时钟信号产生电路用于产生时钟信号，包括电容充放电电路、电容电压比较触发电路、反相器电路、与非门和触发器电路，电容充放电电路包括两个输入端l95和l96以及一个输出端pluse，输出端pluse连接电容电压比较触发电路的输入端，电容电压比较触发电路的输出端l96连接到电容充放电电路的输入端l96和反相器电路的输入端，与非门和触发器电路包括两个输入端，其中一个输入端接反相器电路的输出端cp1，另一个输入端连接频率调节控制信号产生电路产生的频率调节信号，与非门和触发器电路的输出端l95连接电容充放电电路的输入端l95以及输出clk时钟信号；
频率调节控制信号产生电路用于产生时钟频率控制信号，包括钳位电压电路、参考电压产生电路和选择比较电路，钳位电压电路包括两个输入端l95和l96，分别连接至与非门和触发器电路的输出端l95和电容电压比较触发电路的输出端l96，钳位电压电路输出端pluse连接至电容电压比较触发电路的输入端，参考电压产生电路用于产生基准电压，选择比较电路包括两个输入端，其中输入端一个连接反馈电压vs，另一个输入端连接时钟信号产生电路中的反相器电路的输出端cp1，选择比较电路的输出端为频率控制信号。
优选地，时钟信号产生电路中的电容充放电电路包括pmos管、nmos管和电容，即pmos管m7、m8、m9和nmos管m16、m17、m18以及电容c1组成电容充放电电路，电容充放电电路的输入端l95连接至pmos管m8的栅极，输入端l96连接至nmos管m17，pmos管m7、pmos管m9、nmos管m16、nmos管m18的栅极分别接偏置电压bias1、bias2、bias3、bias4，c1下极板与nmos管m18源极接电源地，pmos管m7源极接电源vcc,pmos管m7漏极接pmos管m8源极，pmos管m8漏极接pmos管m9源极，pmos管m9漏极接nmos管m16漏极，nmos管m16源极接nmos管m17漏极，nmos管m17源极接nmos管m18漏极，pmos管m9漏极和nmos管m16漏极接输出pulse，电容充放电电路的输出pulse接入电容电压比较触发电路。
优选地，电容电压比较触发电路包括比较器、触发器和反相器，其中电容充放电电路的输出pulse分别接入比较器comp1的正相端和比较器comp2的反相端，比较器comp1反相端接基准电压0.75v，比较器comp2正相端接基准电压3.5v，比较器comp1和比较器comp2的输出分别接入rs触发器rs1的s端和r端，rs触发器rs1的q端连接反相器inv1的输入端，反相器inv1的输出端即为电容电压比较触发电路的输出端l96。
优选地，反相器电路的输入端为反相器inv2的输入端，反相器电路的输出端cp1即为反相器inv2的输出端。
优选地，与非门和触发器电路中，反相器电路的输出端cp1连接与非门和触发器电路的一个输入端，即与非门nand1的一个输入端，频率调节控制信号产生电路的频率控制信号f_down信号接入与非门和触发器电路的另一个输入端，即与非门nand1的另一个输入端，反相器电路的输出端cp1和与非门nand1的输出分别接入rs触发器rs2的s端和r端,rs触发器rs2的q端为与非门和触发器电路的输出端l95，输出端l95连接反相器inv3的输入端，同时与电容充放电电路中的输入端l95连接，反相器inv3的输出端与反相器inv4的输入端连接，反相器inv4的输出端输出时钟信号clk。
优选地，钳位电压电路包括源跟随器、反相器、与非门和传输门，其中，pmos管m29、m30、m31和nmos管m32、m33组成源跟随器，pmos管m29源极接电源vcc，pmos管m29栅极接偏置电压bias7，pmos管m29漏极接m30、m31的源极，pmos管m30的栅极与漏极连接，并与nmos管m32的漏极和传输门tg1的输入端连接，pmos管m31的栅极接基准电压0.75v，pmos管m31的漏极与nmos管m32的栅极以及nmos管m33的栅极、漏极连接，m32、m33的源极接电源地，传输门tg1输出端即为钳位电压电路的输出端，连接电容充放电电路的输出端pulse；钳位电压电路的一个输入端l96为反相器inv8的输入端，连接电容电压比较触发电路的输出端l96，反相器inv8的输出端连接与非门nand2的一个输入端，与非门nand2的另一个输入端为钳位电压电路的另一个输入端l95，连接至与非门和触发器电路的输出端l95，与非门nand2的输出连接反相器inv7的输入端，反相器inv7的输出端和输入端分别与传输门tg1的正相控制端和反相控制端连接。
优选地，选择比较电路包括pmos管、比较器、施密特触发器、传输门、反相器和选择器，其中，pmos管m22栅极接偏置电压bias5,pmos管m22源极和pmos管m25、pmos管m27的源极连接电源vcc，pmos管m22漏极接pmos管m23的源极,pmos管m23栅极接偏置电压bias6,pmos管m23漏极接电容c2的正极板、比较器comp3的反相输入端和传输门tg2的输出端，pmos管m25的漏极接pmos管m26的源极和comp3的正相输入端，pmos管m25的栅极、pmos管m27的栅极与偏置电压bias7连接，pmos管m26的栅极接基准电压1.4v，pmos管m26的漏极与电容c2的下极板、电容c3的下极板、pmos管m28的漏极接电源地，pmos管m28的源极与pmos管m27的漏极、传输门tg2的输入端连接，pmos管m28的栅极与选择器s1的输出连接，选择比较电路的一个输入端为反相器inv5的输入端，连接时钟信号产生电路中的反相器电路的输出端cp1以及传输门tg2的反相控制端，反相器inv5的输出端和传输门tg2的正相控制端连接，选择比较电路的一个另一个输入端为比较器comp4的正相输入端，反馈电压vs和基准电压0.55v分别接入比较器comp4的正相输入端和反相输入端，比较器comp4的输出端连接施密特触发器smt2的输入端和电容c3的正极板，施密特触发器smt2的输出端连接反相器inv6的输入端，反相器inv6的输出端连接选择器s1的控制端，反馈电压vs和基准电压0.55v接入选择器s1的输入端，比较器comp3的输出端连接施密特触发器smt1的输入端，施密特触发器smt1的输出端即为选择比较电路的输出端，输出频率调节控制信号f_down信号到时钟信号产生电路中的与非门和触发器电路的输入端。
发明所达到的有益效果：本发明是一种自适应负载变化调节频率的ac-dc振荡器电路，实现了随负载的变化输出合适的时钟频率信号，解决pwm型ac-dc转换器不能根据负载调节时钟信号频率的技术问题；本发明内置频率调节控制信号产生电路，利用控制信号的翻转使得电容间歇式充放电，从而调节clk的频率；clk频率的可调节能够在轻载情况下降低应用ac-dc转换器的功耗。
附图说明
图1是本发明的原理框图；
图2是本发明的时钟信号产生电路图；
图3是本发明的频率调节控制信号产生电路图；
图4是本发明的最大频率仿真波形图；
图5是本发明的最小频率仿真波形图。
具体实施方式
下面根据附图并结合实施例对本发明的技术方案作进一步阐述。
图1是本发明的原理框图，图2是本发明的时钟信号产生电路图，图3是本发明的频率调节控制信号产生电路图，一种自适应负载变化调节频率的ac-dc振荡器电路，包括时钟信号产生电路和频率调节控制信号产生电路，时钟信号产生电路用于产生时钟信号，包括电容充放电电路、电容电压比较触发电路、反相器、与非门和触发器电路；频率调节控制信号产生电路用于产生时钟频率控制信号，包括钳位电压电路、参考电压产生电路和选择比较电路。
电路连接方式：pmos管m7、m8、m9,nmos管m16、m17、m18和电容c1组成充放电电路，m7、m9、m16、m18的栅极分别接偏置电压bias1、bias2、bias3、bias4，c1下极板与m18源极接电源地，m7源极接电源vcc,m7漏极接m8源极，m8漏极接m9源极，m9漏极接m16漏极，m16源极接m17漏极，m17源极接m18漏极。m9漏极、m16漏极接输出pulse，充放电电路的输出pulse分别接入比较器comp1的正相端和comp2的反相端，并与接入comp1反相端的基准电压0.75v和接入comp2正相端的基准电压3.5v比较。comp1和comp2的输出分别接入rs触发器rs1的s端和r端，rs1的q端连接反相器inv1的输入端，inv1的输出端与nmos管m17的栅极连接，inv1的输出端与反相器inv2的输入端，inv2的输出端接与非门nand1的一个输入端，另有一f_down信号接入nand1的另一个输入端，inv2的输出cp1又和nand1的输出分别接入rs触发器rs2的s端和r端,rs2的q端连接反相器inv3的输入端，同时与m8的栅极连接。inv3的输出端与反相器inv4的输入端连接，inv4的输出端输出时钟信号clk。pmos管m29、m30、m31和nmos管m32、m33组成源极跟随器，m29源极接电源vcc，m29栅极接偏置电压bias7并与pmos管m25、m27的栅极连接。m29漏极接m30、m31的源极，m30的栅极与漏极连接，并与m32的漏极和传输门tg1连接。m31的栅极接基准电压0.75v，其漏极与m32的栅极以及m33的栅、漏极连接，m32、m33的源极接电源地。传输门tg1另一端连接输出pulse,也就是m9和m16的漏极。反相器inv8的输入端与m17的栅极连接，inv8的输出端连接与非门nand2的一个输入端，nand2的另一个输入端连接m8的栅极，nand2的输出连接反相器inv7的输入端，inv7的输出端和输入端分别与tg1的正相控制端和反相控制端连接。pmos管m22栅极接偏置电压bias5,m22源极和m25、m27源极接电源vcc。m22漏极接pmos管m23源极,m23栅极接偏置电压bias6,m23漏极接电容c2的正极板、比较器comp3的反相输入端和传输门tg2的一端。m25的漏极接pmos管m26的源极和comp3的正相输入端。m26的栅极接基准电压1.4v，m26漏极与c2下极板、电容c3下极板、pmos管m28的漏极一起接电源地。m28的源极与m27的漏极、tg2的输入端连接，m28的栅极与选择器s1的输出连接。反相器inv5的输入端与inv2的输出端和tg2的反相控制端连接，inv5的输出端和tg2的正相控制端连接。反馈电压vs和基准电压0.55v分别接入比较器comp4的正相输入端和反相输入端，comp4的输出端连接施密特触发器smt2的输入端和c3的正极板。smt2的输出端连接反相器inv6的输入端，inv6的输出端连接s1的控制端，vs和基准电压0.55v都接入选择器s1的输入端。comp3的输出端连接施密特触发器smt1的输入端，smt1的输出端输出频率调节控制信号f_down到nand1的输入端。
工作原理：利用图3中f_down信号调节图2中的clk信号。pmos管m7、m8、m9,nmos管m16、m17、m18和电容c1组成充放电电路。c1初始电压为0v，比较器comp1和comp2的输出分别为低电平和高电平，rs触发器处于置位状态，rs1的输出为高电平，反相器inv1的输出为低电平，反相器inv2的输出cp1为高电平，此时f_down信号为高电平，未对时钟频率信号clk产生影响，nand1的输出为低电平，rs触发器rs2处于复位状态，rs2的输出为低电平。因此，pmos管m8导通而nmos管m17关断，偏置电流对电容c1充电，c1电压逐渐上升。当c1电压超过0.75v,comp1和comp2的输出分别为高电平和高电平，rs1的输出维持高电平，反相器inv1的输出为低电平，反相器inv2的输出cp1为高电平，rs2的输出为低电平，clk为低电平，m8继续导通，m17保持关断。当c1电压高过3.5v，comp1和comp2的输出分别为高电平和低电平，rs触发器rs1处于复位状态，rs触发器rs1的输出为低电平，反相器inv1的输出为高电平，反相器inv2的输出cp1为低电平，rs触发器rs2处于置位状态，rs2输出高电平，clk翻转为高电平。因此，m8关断而m17导通，电容c1放电，c1电压逐渐下降。当c1电压再次低于0.75v，c1会再次进入充电状态，clk又从高电平翻转为低电平。由于设定的基准电压差和偏置电流是确定的，所以电容的充放电时间恒定。pulse信号是周期恒定的先升后降的三角波信号，clk为周期恒定先低后高的方波信号。当ac-dc转换器携带的负载减轻时，不再需要如此高的固定频率。根据输出端反馈的电压信号产生一个控制信号，去调节电容c1的充放电周期，从而改变时钟信号clk的频率。clk频率过高，会导致输出电压的升高，经反馈环路后表现为电压vs的下降。负载越轻，vs就下降的越明显。反馈电压vs和0.55v输入比较器comp4比较后，经施密特触发器smt2和反相器inv6可以得到选择器s1的控制信号，s1会将vs和0.55v较大的那个值输入到pmos管m28的栅极，利用pmos管m27的偏置使得m28能够工作在临界饱和状态，可以使电容c2的初始电压为m28的栅极电压加上m28的阈值电压vth，同理，pmos管m26也工作在临界饱和状态，输入到比较器comp3的正相端的电压为1.4v+vth。当vs大于1.4v时，c2的初始电压就为vs+vth,大于1.4v+vth，comp3的输出为低电平，频率调节控制信号f_down一直为高电平，不会影响clk信号的频率。当负载减轻到使vs小于1.4v时，comp3的输出先为高电平，f_down信号也为低电平。此时，当电容c1电压下降到0.75v后，f_down信号的低电平使得rs2的输出保持为高电平，m8不导通，clk不从高电平翻转为低电平。m22、m23中的偏置电流会对c2充电，当c2的电压重新上升超过1.4v+vth后，comp3的输出翻转为低电平，频率调节控制信号f_down翻转为高电平，rs2输出翻转为低电平，m8再次导通，c1进入充电状态，这时clk信号才又翻转为低电平。负载越轻，vs越小，对c2充电的时间越长，f_down信号为低电平的时间就越长，c1的充电电流关闭时间就越长，充放电周期就越长，clk信号的高电平时间越长，其频率也越低。当vs低于0.55v后，选择器s1的输出是0.55v，此时f_down信号为低电平时间最长，clk信号的高电平时间最长，clk信号频率最低。当负载由轻载往重载变化时，vs逐渐增大，clk频率也逐渐增大，当vs再次大于1.4v，clk频率重新回到最大值。基于本设计电路进行仿真，得到的图4和图5的仿真结果显示，本电路可以实现频率的调节。