本发明涉及电子技术领域，尤其涉及一种高速低噪声动态比较器。
背景技术：
近年来，随着集成电路制造技术的不断发展，cmos器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗、低电源电压和噪声等要求。
目前，高速低噪声动态比较器的结构较多，例如利用锁存结构的原理，使比较器能够快速进入锁存状态，但这种结构存在很大的静态功耗，而一些低功耗动态比较器结构，当输入管处于饱和状态时，有助于噪声的抑制，比较器的比较速度也较快，通常利用反馈技术，使得当比较器完成一次比较之后，将尾电流管关闭，从而使得比较器的功耗较低，但是这种结构的缺点是，如果要进一步提高比较器的速度，只能提高输入管的尺寸，这会使得比较器输入端寄生电容增加，目前，传统的比较器结构没有改变比较器比较速度和噪声之间的这对矛盾，也就是说，随着比较器速度的提高，比较器等效输入噪声会增加；而如果要降低比较器的等效输入噪声，需要以降低比较器的速度为代价。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明提供一种高速低噪声动态比较器，以解决上述技术问题。
本发明提供的高速低噪声动态比较器，包括：
输入单元，所述输入单元包括输入nmos管和输入pmos管，
锁存器单元，所述锁存器单元包括锁存nmos管和锁存pmos管，所述锁存nmos管和锁存pmos管连接形成锁存器结构；
上拉单元，包括与输入nmos管连接的上拉pmos管；
下拉单元，包括与输入pmos管连接的上拉nmos管；
第一信号控制端，用于产生第一控制信号；
第二信号控制端，用于产生第二控制信号；
衬底自举电压产生电路，用于产生衬底自举电压，包括与nmos管衬底连接的第一自举电压产生电路和与pmos管衬底连接的第二自举电压产生电路。
进一步，所述第一自举电压产生电路包括自举电压nmos管和第一电容，所述第二自举电压产生电路包括自举电压pmos管和第二电容；所述自举电压nmos管的栅极与第一控制信号的反向信号端连接，其漏极通过第一电容与第一信号控制端连接，其源极接地，所述自举电压pmos管的栅极与第一信号控制端连接，其源极与电源连接，其漏极通过第二电容与第一控制信号的反向信号端连接；
所述上拉pmos管包括第一上拉pmos管、第二上拉pmos管和第三上拉pmos管；
所述第一上拉pmos管的栅极与第二控制信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接；所述第二上拉pmos管的栅极与第二控制信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接；第三上拉pmos管的栅极与第二信号控制端的反向信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接；
当比较器处于复位状态时，第一控制信号和第二控制信号为低电平信号，所有nmos管的衬底电压为0，所述有pmos管的衬底电压为1，第一电容两端电压为0，第二电容两端电压为1；
当比较器处于比较状态时，输入nmos管的衬底电压和下拉nmos管的衬底电压被耦合到高电位，输入pmos管的衬底电压和第三上拉pmos管的衬底电压被耦合到低电位。
进一步，所述下拉nmos管包括第一下拉nmos管，所述锁存nmos管包括第一锁存nmos管和第二锁存nmos管，所述锁存pmos管包括第一锁存pmos管和第二锁存pmos管，所述第一锁存nmos管的栅极分别与第一锁存pmos管的栅极、第二锁存pmos管的漏极和第二锁存nmos管的漏极连接，第二锁存nmos管的栅极分别与第二锁存pmos管的栅极、第一锁存pmos管的漏极和第一锁存nmos管的漏极连接，第一锁存nmos管的源极、第二锁存nmos管的源极和第一下拉nmos管的漏极互相连接，第一下拉nmos管的漏极极分别与第一锁存nmos管和第二锁存nmos管的源极连接，第一下拉nmos管的漏极接地，第一锁存pmos管的源极、第二锁存pmos管的源极和第三上拉pmos管的漏极互相连接。
进一步，还包括延迟单元，所述输入nmos管包括第一输入nmos管和第二输入nmos管，所述输入pmos管包括第一输入pmos管和第二输入pmos管，所述下拉nmos管还包括第二下拉nmos管，所述第一输入nmos管的源极、第二输入输入nmos管的源极和第二下拉nmos管的漏极互相连接，所述第二下拉nmos管的源极接地，电压信号dp和电压信号dn分别与同或门的两个输入端连接，同或门的输出端和第一控制信号分别与与门的两个输入端连接，与门的输出端分别与第二下拉nmos管的栅极和延迟单元的输入端连接。
进一步，所述输入pmos管包括第一输入pmos管和第二输入pmos管，所述第一输入pmos管的栅极与电压输入端vip连接，其源极与第一锁存pmos管的源极连接，其漏极分别与第一锁存pmos管的漏极、第一上拉pmos管的漏极、第一锁存nmos管的漏极、第二锁存nmos管的栅极、第二锁存pmos管的栅极，以及第一输入nmos管的漏极连接，其漏极还与电压信号dp的反向信号端连接；
所述第二输入pmos管的栅极与电压输入端vin连接，其源极与第二锁存pmos管的源极连接，其漏极分别与第二锁存pmos管的漏极、第二上拉pmos管的漏极、第一锁存nmos管的栅极、第一锁存pmos管的栅极，以及第二输入nmos管的漏极连接，其漏极还与电压信号dn的反向信号端连接。
进一步，所述第一自举电压产生电路分别与第一输入nmos管的衬底、第二输入nmos管的衬底和第二下拉nmos管的衬底连接，所述第二自举电压产生电路分别与第三上拉pmos管的衬底、第一输入pmos管的衬底、第二输入pmos管的衬底和第一下拉nmos管的衬底连接。
进一步，当比较器处于比较状态时，第一控制信号和第二控制信号为1，第一下拉nmos管、第二下拉nmos管和第三上拉pmos管导通，第一上拉pmos管和第二上拉pmos管关断，自举电压nmos管和自举电压pmos管关断，第一自举电压产生电路产生的第一自举电压被第一电容耦合到高电位，第二自举点烟产生电路产生的第二自举电压被第二电容耦合到低电位，进而第一输入nmos管、第二输入nmos管、第一下拉nmos管和第二下拉nmos管的衬底电压被耦合到高电位，第一输入pmos管、第二输入pmos管和第三上拉pmos管的衬底电压被耦合到低电位。
本发明的有益效果：本发明中的高速低噪声动态比较器，通过采用mos管的衬底自举技术，和传统技术相比，减小了mos管的导通电阻，增加了比较器的比较器速度，通过同时采用了nmos管和pmos管的混合结构的信号输入技术，和传统技术相比，增加了一个信号通路，进一步提高了比较器的比较器速度；同时，由于通过衬底自举技术，比较器的输入管的阈值电压明显降低，使得输入管的跨导增加，从而降低了比较器的等效输入噪声，采用了互补输入结构，随着比较器共模电压的变化，比较器的比较延迟变化相对较小。
附图说明
图1是本发明实施例中高速低噪声动态比较器原理示意图。
图2是本发明实施例中比较器比较延迟随输入信号变化对比示意图；
图3是本发明实施例中比较器比较延迟随共模电压变化对比示意图；
图4是本发明实施例中比较器等效输入噪声随温度变化对比示意图；
图5是本发明实施例中比较器其他几种指标的仿真结果对比示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例中的高速低噪声动态比较器，包括：
输入单元，所述输入单元包括输入nmos管和输入pmos管，
锁存器单元，所述锁存器单元包括锁存nmos管和锁存pmos管，所述锁存nmos管和锁存pmos管连接形成锁存器结构；
上拉单元，包括与输入nmos管连接的上拉pmos管；
下拉单元，包括与输入pmos管连接的上拉nmos管；
第一信号控制端，用于产生第一控制信号；
第二信号控制端，用于产生第二控制信号；
衬底自举电压产生电路，用于产生衬底自举电压，包括与nmos管衬底连接的第一自举电压产生电路和与pmos管衬底连接的第二自举电压产生电路。
本实施例中的高速低噪声动态比较器通过衬底耦合技术，使得输入单元、下拉单元的阈值电压降低，从而使得其导通电阻降低，进而使得比较器的比较速度提高。另一方面，本发明比较器输入结构同时采用了nmos管和pmos管，和传统单独使用nmos管或者pmos管的结构相比，增加了一个信号通路，也进一步提高了本结构比较器的比较速度。同时，这种nmos和pmos的混合输入结构，使得tip和tin点的电压波动通过输入管的栅/漏电容被耦合到输入端vip和vin这一现象被很好的抑制，从而，在比较器过程中，输入端vip和vin的电压波动被明显抑制。
在本实施例中，输入nmos管包括第一输入nmos管m1和第二输入nmos管m2，输入pmos管包括第一输入pmos管m6和第二输入pmos管m9，锁存nmos管包括第一锁存nmos管m4和第二锁存nmos管m5，锁存pmos管包括第一锁存pmos管m7和第二锁存pmos管m8，上拉pmos管包括第一上拉pmos管m10，第二上拉pmos管m11，第三上拉pmos管m12，下拉nmos管包括第一下拉nmos管m3和第二下拉nmos管m15，本实施例中的比较器通过衬底自举技术，比较器的第一输入nmos管m1、第二输入nmos管m2、第一输入pmos管m6和第二输入pmos管m9的阈值电压明显降低，使得m1、m2、m6、m9的跨导增加，从而降低了比较器的等效输入噪声。
在本实施例中，第一自举电压产生电路包括自举电压nmos管m13和第一电容c1，第二自举电压产生电路包括自举电压pmos管m14和第二电容c2；自举电压nmos管m13的栅极与第一控制信号的反向信号端连接，其漏极通过第一电容与第一信号控制端连接，其源极接地，自举电压pmos管的栅极m14与第一信号控制端连接，其源极与电源连接，其漏极通过第二电容与第一控制信号的反向信号端连接；
在本实施例中，第一上拉pmos管m10的栅极与第二控制信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接；所述第二上拉pmos管m11的栅极与第二控制信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接；第三上拉pmos管m12的栅极与第二信号控制端的反向信号端连接，其源极与电源vdd连接，其漏极与锁存器单元连接。
在本实施例中，第一锁存nmos管m4的栅极分别与第一锁存pmos管m7的栅极、第二锁存pmos管m8的漏极和第二锁存nmos管m5的漏极连接，第二锁存nmos管m5的栅极分别与第二锁存pmos管m8的栅极、第一锁存pmos管m7的漏极和第一锁存nmos管m4的漏极连接，第一锁存nmos管m4的源极、第二锁存nmos管m8的源极和第一下拉nmos管m3的漏极互相连接，第一下拉nmos管m3的漏极极分别与第一锁存nmos管m4和第二锁存nmos管m5的源极连接，第一下拉nmos管m3的漏极接地，第一锁存pmos管m7的源极、第二锁存pmos管m8的源极和第三上拉pmos管m12的漏极互相连接。
本实施例还包括延迟单元dly，第一输入nmos管m1的源极、第二输入nmos管m2的源极和第二下拉nmos管m15的漏极互相连接，第二下拉nmos管m15的源极接地，电压信号dp和电压信号dn分别与同或门的两个输入端连接，同或门xnor的输出端和第一控制信号clk1分别与与门and的两个输入端连接，与门and的输出端分别与第二下拉nmos管m15的栅极和延迟单元dly的输入端连接。
第一输入pmos管m6的栅极与电压输入端vip连接，其源极与第一锁存pmos管的源极连接，其漏极分别与第一锁存pmos管的漏极、第一上拉pmos管m10的漏极、第一锁存nmos管m4的漏极、第二锁存nmos管m5的栅极、第二锁存pmos管m8的栅极，以及第一输入nmos管m1的漏极连接，其漏极还与电压信号dp的反向信号端连接；
第二输入pmos管m9的栅极与电压输入端vin连接，其源极与第二锁存pmos管m8的源极连接，其漏极分别与第二锁存pmos管m8的漏极、第二上拉pmos管m11的漏极、第一锁存nmos管m4的栅极、第一锁存pmos管m7的栅极，以及第二输入nmos管m9的漏极连接，其漏极还与电压信号dn的反向信号端连接。
第一自举电压产生电路分别与第一输入nmos管m1的衬底、第二输入nmos管m2的衬底和第二下拉nmos管m15的衬底连接，第二自举电压产生电路分别与第三上拉pmos管m12的衬底、第一输入pmos管m6的衬底、第二输入pmos管m9的衬底和第一下拉nmos管m3的衬底连接。
在本实施例中，比较器有两个工作状态，一个是复位状态，一个是比较器状态，第一控制信号clk1和第二控制信号clk2均为0，第一控制信号的反向信号clk1n为1，此时，所有nmos管的衬底电压均为0，所有pmos管的衬底电压均为1，nmos管m3和m15关断，pmos管m12也关断，pmos管m10和m11导通。因此，tip和tin点的电压分别被第一上拉pmos管m10和第二上拉pmos管m11上拉到1。nmos管m13和pmos管m14导通，第一电容c1两端电压均为0，第二电容c2两端电压均为1。当比较器处于比较状态时，第一控制信号clk1和第二控制信号clk2由0变为1，信号clk1n由1变为0。此时，m15、m12和m3导通，m10和m11关断，tip和tin点的电压开始被下拉。同时，m13和m14也关断，vb1的电压被c1耦合到一个较高的电位，vb2的电压被c2耦合到一个较低的电位。nmos管m1、m2、m3和m15的衬底电压被耦合到一个较高的电位，同时，pmos管m6、m9和m12的衬底电压被耦合到一个较低的电位。通过上述衬底耦合技术，使得第一输入nmos管m1、第二输入nmos管m2、第一下拉nmos管m3、第二下拉nmos管m15、第一输入pmos管m6、第二输入pmos管m9和第三上拉pmos管m12的阈值电压降低，从而使得其导通电阻降低，进而使得比较器的比较速度提高。本实施例通过采用互补输入结构，随着比较器共模电压的变化，比较器的比较延迟变化相对较小。
为了进一步验证本发明的上述优点，下面列举一个具体实施例：
在65nmcmos工艺下，对本实施例中的结构以及另外三种传统结构进行了设计，对于上述四种结构采用相同的输入/输出管尺寸，锁存器结构也采用相同的尺寸，负载电容都取15ff。
本实施例中的比较器在开始比较时，tip和tin是一个从电源电压被下拉的过程，因此，和传统结构相比，额外加入的pmos管m12不会影响整个比较器的比较速度。通将自举电压nmos管m13、自举电压pmos管m14、第一电容c1和第二c2的尺寸设计的比较小，通过衬底电压自举技术，可以将比较器的延迟和噪声同时降低，并且将衬底漏电流维持在一个很小的值。本实施例中，自举电压nmos管m13和自举电压pmos管m14的尺寸都设置为120nm/60nm，第一电容c1和第二电容c2都取2ff，衬底自举技术所产生的功耗小于10μw，对于整个比较器的功耗而言，这是一个几乎可以忽略的值。
时钟频率为1.8ghz，电源电压为1.2v，共模电压取0.6v，当|dp-dn|＝0.6v时，认为比较器完成比较。上述四种结构比较器的比较时间随输入差分信号δvin变化而变化的对比曲线如图2所示，与另外三种传统结构相比，本实施例的比较速度明显提高。
时钟频率为1.8ghz，电源电压为1.2v，当|dp-dn|＝0.6v时，认为比较器完成比较。比较器的比较延迟随共模电压vcm变化的对比曲线如图3所示。随着共模电压从0.7v下降到0.45v，本实施例中的比较延迟只增加了21.5％，对于传统结构，这个值是64.5-68，因此比较延迟明显降低。
时钟频率为1.8ghz，输入差分电压δvin为50mv，电源电压为1.2v，当|dp-dn|＝0.6v时，认为比较器完成比较。上述四种结构比较器的等效输入噪声随温度变化对比图如图4所示。与传统结构相比，本发明的等效输入噪声降低了至少25％-38％.
比较器其他几种指标的仿真结果对比如图5所示，从图5中可以看出，本发明和传统的几种结构相比，功耗也处于较低的水平，而失调电压处于中等水平。
从上述仿真结果可以看出，本发明所提出的高速低功耗比较器结构和传统的几种结构相比，在功耗相等的情况下，速度至少提高20％，同时，等效输入噪声至少降低25％。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。