一种基于MOS电容调谐结构的环形数控振荡器的制作方法

本发明涉及一种数控振荡器，尤其是一种基于mos电容调谐结构的环形数控振荡器，属于数控技术领域。

背景技术：

随着无线通信产业的迅速发展，对于无线收发机的研究也成为了热点。作为无线收发机的关键部分，延迟锁定环(phaselockedloops,plls)为整个无线收发系统提供本振信号。近年来，随着集成电路工艺的不断进步，传统的延迟锁定环的电压裕度越来越受限，并且面积成本和低功耗设计的需求都决定了其越来越难适应无线射频通信。因此为了解决上述问题，提出了全数字锁相环(alldigitalphaselockedloop,adpll)的概念，相较于传统的模拟锁定环，adpll不易受到电压、温度和工艺偏差的影响，在整体性能上有很好的优势。

延迟锁定环最重要的性能便是相位噪声，而dco作为adpll中的核心模块直接决定了adpll的带外相位噪声性能。dco频率分辨率越高，相应地，量化噪声就越低，因此提高频率分辨率有利于抑制带外噪声。如何设计高频率分辨率的dco也成为了集成电路设计的重点和难点。

对于振荡器而言，一般有两种结构形式:lc振荡器和环形振荡器。lc振荡器的振荡频率很高,相邻输出频率之间间隔较大且不易数字控制,一般用于模拟高频锁相环。反观环形振荡器可采用纯数字的cmos工艺来实现，不需要电感元件，从而可以有效减少芯片面积，降低成本。此外，环形振荡器的结构简单,由简单的反相器链组成,容易控制,这在全数字电路的设计中占有较强的优势。虽然环形振荡器的相位噪声是次于lc振荡器的，但是考虑到环形振荡器结构简单并且更容易与数字集成电路兼容的优点，使用环形数控振荡器在对提高全数字电路的性能上还是有很大的优势的。

改善dco调谐单元结构是实现高频率分辨率dco的一种直接而有效的途径，一般采用了两种机制控制dco的输出频率，一是由延迟单元和多路径选择器构成，初步控制dco的频率，这种机制调节调节范围大，不利于提高频率分辨率；另外一种控制机制是由电容调谐单元构成，采用基于传输线的微型电容作为调谐单元虽然能有效减小dco的功率损耗，但由于电路中引入无源器件，dco电路失去了易拓展性的优势。同时，传输线路的长度也决定了芯片的面积和成本。

技术实现要素：

本发明的目的在于：针对现有技术存在的缺陷，提出一种基于mos电容调谐结构的环形数控振荡器，在保证低功耗的前提下进一步减小了dco电路的量化噪声，改善了电路的整体性能。

为实现上述目的，本发明的技术方案为：一种基于mos电容调谐结构的环形数控振荡器，由三级差分反馈反相器级联构成，包括结构相同的第一差分反馈反相器τ1、第二差分反馈反相器τ2及第三差分反馈反相器τ3；

所述第一差分反馈反相器τ1的输入端in⁺与in^-分别与dco振荡电路的输出端dco^-与dco⁺相连接，所述第一差分反馈反相器τ1的输出端out^-与out⁺分别与第二差分反馈反相器τ2的输入端in⁺与in^-相连接；所述第二差分反馈反相器τ2的输出端out^-与out⁺分别与第三差分反馈反相器τ3的输入端in⁺与in^-相连接；所述第三差分反馈反相器τ3的输出端out^-与out⁺分别与dco振荡电路的输出端dco^-与dco⁺相连接，形成环形结构；

所述频率调谐结构由两对反向并联pmos电容单元组成的电容调谐阵列。

本发明由三级差分反馈反相器级联构成，dco振荡电路通过改变频率选择控制字输出相应频率的差分振荡信号。频率调谐结构采用由两对反向并联pmos电容单元组成的阵列极大地提高了dco输出频率的调谐范围和分辨率，在保证低功耗的前提下进一步减小了dco电路的量化噪声，改善了电路的整体性能。

本发明的进一步限定技术方案为：所述电容调谐阵列为4bit控制位数，包括四个相同的mos电容c0、c1、c2及c3；所述mos电容c0、c1、c2、c3的上极板均相互连接，同时连接于当前差分反馈反相器的输出端；所述mos电容c0、c1、c2、c3的下极板均相互连接，同时接地。

进一步的，所述mos电容单元由两对反向并联pmos电容构成，包括第一pmos晶体管pm1、第二pmos晶体管pm2、第三pmos晶体管pm3及第四pmos晶体管pm4；所述第一pmos晶体管pm1的源级、漏极、衬体均互相连接，同时与第三pmos晶体管pm3的栅极相连接，且第一pmos晶体管pm1的栅极与调谐控制字bn相连接；所述第三pmos晶体管pm3的源级、漏极、衬体均互相连接，同时接调谐控制字bn；所述第二pmos晶体管pm2的源级、漏极、衬体均互相连接，同时与第四pmos晶体管pm4的栅极相连接，且第二pmos晶体管pm2的栅极与调谐控制字bn相连接；所述第四pmos晶体管pm4的源级、漏极、衬体均互相连接，同时接调谐控制字bn。

进一步的，所述振荡器的基本反相单元为差分反馈反相器，包括四个pmos晶体管和两个nmos晶体管，分别为第一pmos晶体管mp1、第二pmos晶体管mp2、第三pmos晶体管mp3及第四pmos晶体管mp4；第一nmos晶体管mn1及第二nmos晶体管mn2；差分输入信号in⁺分别接第一pmos晶体管mp1和第一nmos晶体管mn1的栅极；差分输入信号in^-分别接第四pmos晶体管mp4和第二nmos晶体管mn2的栅极。

所述第一pmos晶体管mp1的源极接电源vdd，其漏极与第二pmos晶体管mp2的漏极及第一nmos晶体管mn1的漏极相连；所述第二pmos晶体管mp2的源极接电源vdd，其栅极与第四pmos晶体管mp4的漏极相连接，作为差分输出端out⁺；所述第三pmos晶体管mp3的源极接电源vdd，其漏极与第四pmos晶体管mp4的漏极及第二nmos晶体管mn2的漏极相连接；其栅极与第一pmos晶体管mp1的漏极相连，作为差分输出端out^-；所述第四pmos晶体管mp4的源极接电源vdd；所述第一nmos晶体管mn1的源极接地，第二nmos晶体管mn2的源极接地。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

本发明采用具有高频率分辨率和宽调谐范围的环形数控振荡器，频率调谐单元采用由两对反向并联pmos电容单元组成的阵列，利用两对pmos管的尺寸差获得较小电容差值，这样通过增加或减少接入mos电容单元的个数可以比较小的来控制环形数控振荡器的输出频率，从而实现高分辨率dco的设计。整个dco电路没有引入辅助模块，在保证低功耗的前提下进一步减小了dco电路的量化噪声，改善了电路的整体性能。

附图说明

下面结合附图对本发明作进一步的说明。

图1为本发明的基本电路结构图。

图2为本发明的pmos电容调谐阵列电路原理图。

图3为本发明的环形数控振荡器每级差分反馈反相器电路原理图。

图4为本发明的pmos单位电容sp仿真图；

其中图4-a是当频率控制字为0时pmos电容单元sp仿真图，图4-b是当频率控制字为1时pmos电容单元sp仿真图。

图5为本发明的pmos单位电容c-v曲线图。

图6为本发明的瞬态仿真图。

图7为本发明的基于mos电容调谐结构的环形数控振荡器与不含mos电容调谐结构的数控振荡器相位噪声仿真图；

其中7-a是基于mos电容调谐结构的相噪仿真图，7-b是不含mos电容调谐结构的相噪仿真图。

具体实施方式

本实施例提供了一种基于mos电容调谐结构的环形数控振荡器，其结构如图1所示，由三级差分反馈反相器τ1、τ2和τ3级联构成，dco振荡电路通过改变频率选择控制字bn输出相应频率的差分振荡信号dco⁺和dco^-。τ1的输入端in⁺与in^-各自分别接dco输出端dco^-与dco⁺；τ1的输出端out^-与out⁺各自分别接τ2的输入端in⁺与in^-；τ2的输出端out^-与out⁺各自分别接τ3的输入端in⁺与in^-；τ3的输出端out^-与out⁺各自分别接dco输出端dco^-与dco⁺，这样构成了整个dco环路。

如图2所示，pmos电容调谐阵列采用4bit控制位数，包括四个相同的mos电容c0、c1、c2和c3，其中c0、c1、c2和c3的上极板都是相连的，同时接当前差分反馈反相器的输出端；c0、c1、c2和c3的下极板也是相连的，同时接地。

所设计的mos电容单元由两对反向并联pmos电容构成，包括四个pmos晶体管，其中：

pm1的源级、漏极、衬体是相连的，一同接pm3的栅极；pm1的栅极接调谐控制字bn；pm3的源级、漏极、衬体是相连的，一同接调谐控制字bn；pm2的源级、漏极、衬体是相连的，一同接pm4的栅极；pm2的栅极接调谐控制字bn；pm4的源级、漏极、衬体是相连的，一同接调谐控制字bn。

如图3所示，该环形数控振荡器的基本反相单元为差分反馈反相器，包括四个pmos晶体管和两个nmos晶体管，其中：

差分输入信号in⁺分别接mp1和mn1的栅极；差分输入信号in^-分别接mp4和mn2的栅极；

mp1的源极接电源vdd；mp1的漏极与mp2的漏极、mn1的漏极相连；mp2的源极接电源vdd；mp2的栅极与mp4的漏极相连，并作为差分输出端out⁺；mn1的源极接地；

mp3的源极接电源vdd；mp3的漏极与mp4的漏极、mn2的漏极相连；mp3的栅极与mp1的漏极相连，并作为差分输出端out^-；mp4的源极接电源vdd；mn2的源极接地。

图4为本发明的pmos电容sp仿真图；其中图4-a是当频率控制字为0时pmos电容单元sp仿真图，图4-b是当频率控制字为1时pmos电容单元sp仿真图。从图中我们可以看出，当控制字输入为0时，sp仿真得到pmos电容容值为469.518af；当控制字输入为1时，sp仿真得到pmos电容容值为809.046af。得到的差值339.528af，实现的电容差值较小，这样dco相邻控制字输出频率之间的间隔也会变小，整个dco分辨率得到了很大的提高。

图5为本发明的pmos单位电容c-v曲线图。从图中可以看出，当频率控制字bn为1时，pm1和pm2工作在区域c，pm3和pm4工作在区域f；当频率控制字bn为0时，pm1和pm2工作在区域d，pm3和pm4工作在区域e。当频率控制字发生改变时，可实现的电容差值为：(cc+cf)-(cd+ce)。

图6为本发明的基于mos电容调谐结构的环形数控振荡器瞬态仿真图。从图中可以看出，所设计的环形数控振荡器在2.4ghz附近是可以正常工作的，输出波形为标准正弦波，摆幅为1.2v。

图7为本发明的基于mos电容调谐结构的环形数控振荡器与不含mos电容调谐结构的数控振荡器相位噪声仿真图；其中7-a是基于mos电容调谐结构的环形数控振荡器相噪仿真图，7-b是不含mos电容调谐结构的数控振荡器相噪仿真图。从图7-a和7-b的对比中可以看出，在1mhz频偏处，不含mos电容调谐结构的数控振荡器的相位噪声为-85.85dbc/hz，通过使用mos电容调谐结构，输出信号的相位噪声下降至-94.85dbc/hz，也就是说本发明将dco的相位噪声性能优化了9dbc/hz。

综上所述，本发明采用由三级差分反馈反相器级联构成的环形数控振荡器，频率调谐单元采用由两对反向并联pmos电容单元组成的阵列，利用两对pmos管的尺寸差获得较小电容差值，这样通过增加或减少接入mos电容单元的个数比较小的来控制环形数控振荡器的输出频率，从而实现高分辨率dco的设计。整个dco电路没有引入辅助模块，在保证低功耗的前提下进一步减小了dco电路的量化噪声，改善了电路的整体性能。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。