本发明涉及服务器
技术领域：
，更具体地说，涉及一种链路及服务器。
背景技术：
：随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用。在高速链路设计中，为了避免一些不可预见问题的出现，要尽量优化各个模块。在服务器系统高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性交叉，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败。在链路设计中，过孔是影响链路阻抗连续性的重要原因，高频情况下，过孔会附带表现出寄生容性和寄生感性，这就使得过孔处成为阻抗不连续点。在高速链路设计中，针对过孔处的阻抗不连续性，当前采用的方式是通过改变反焊盘的大小去改变过孔处的阻抗特性。虽然这种设计思想能够改变过孔处的阻抗，减小整体线路的阻抗不连续性，但由于不同过孔处的长度、残桩长度不同，需要反焊盘大小也不同，这使得板卡制作工艺复杂，增加成本。另一反面，在芯片下方的走线密集区，有事没有足够的空间去调整反焊盘的大小，因此就无法减小过孔处的阻抗。因此，如何优化过孔处的阻抗，是本领域技术人员急需解决的问题。技术实现要素：本发明的目的在于提供一种链路及服务器，以解决如何优化过孔处的阻抗的问题。为实现上述目的，本发明实施例提供了如下技术方案：一种链路，包括：第一走线；第二走线；设于所述第一走线与第二走线之间的过孔；与所述第一走线和所述过孔均相连的第一过渡区走线；与所述第二走线和所述过孔均相连的第二过渡区走线；所述第一过渡区走线与所述第二过渡区走线预设有用于提高所述链路阻抗连续性的预设阻抗值。其中，所述第一走线，包括：与发送端相连的breakout走线；与所述breakout走线相连的主板主走线。其中，所述第二走线，包括：与接收端相连的接收端走线。其中，所述第一过渡区走线与所述第二过渡区走线预设有用于提高所述链路阻抗连续性的预设阻抗值，包括：所述第一过渡区走线预设有第一预设阻抗值；所述第二过渡区走线预设有第二预设阻抗值。其中，所述第一阻抗值与所述第二阻抗值相同。其中，所述预设阻抗值包括：在目标个数的备选过渡区走线阻抗值中确定的满足第一预设规则的阻抗值；其中，所述第一预设规则为过孔阻抗值最大值与最小值的差值最小；其中，所述过孔阻抗值为利用所述备选过渡区走线阻抗值进行仿真得到的对应所述过孔的阻抗值。其中，所述预设阻抗值包括：在目标个数的备选过渡区走线阻抗值中确定的满足第二预设规则的阻抗值；其中，所述第二预设规则为所述过孔阻抗值与所述过孔前或所述过孔后的目标点阻抗值的差值最小；所述目标点阻抗值为利用所述备选过渡区走线阻抗值进行仿真得到的对应预设点的阻抗值。其中，所述阻抗值包括：利用所述第一预设规则与所述第二预设规则在所述备选过渡区走线阻抗值中确定的阻抗值。未解决上述技术问题，本申请还提供了一种服务器，包括如所述的链路。通过以上方案可知，本申请提供的一种链路，包括：第一走线；第二走线；设于所述第一走线与第二走线之间的过孔；与所述第一走线和所述过孔均相连的第一过渡区走线；与所述第二走线和所述过孔均相连的第二过渡区走线；所述第一过渡区走线与所述第二过渡区走线预设有用于提高所述链路阻抗连续性的预设阻抗值。由此可见，本申请提供的一种链路，在过孔与两侧的第一走线与第二走线之间分别设置第一过渡区走线与第二过渡区走线，而第一过渡区走线与第二过渡区走线又均设置预设阻抗值，通过为过渡区走线设置最有的阻抗值，即可改变过孔的阻抗特性，进而优化链路整体的阻抗值，因此在无需调整反焊盘的情况下，即可方便的实现提高链路阻抗连续性，提高信号传输质量。本申请还提供了一种服务器，同样可以解决上述技术问题。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例公开的一种链路结构示意图；图2为本发明实施例公开的一种具体的链路结构示意图；图3为本发明实施例公开的第一种链路TDR仿真图；图4为本发明实施例公开的第二种链路TDR仿真图；图5为本发明实施例公开的具体的链路TDR仿真图；图6为本发明实施例公开的另一具体的链路TDR仿真图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例公开了一种链路及服务器，以解决如何优化过孔处的阻抗的问题。参见图1，本发明实施例提供的一种链路，具体包括：第一走线1；第二走线2；设于所述第一走线1与第二走线2之间的过孔3；与所述第一走线1和所述过孔3均相连的第一过渡区走线4；与所述第二走线2和所述过孔3均相连的第二过渡区走线5；所述第一过渡区走线4与所述第二过渡区走线5预设有用于提高所述链路阻抗连续性的预设阻抗值。在本方案中，在原有的链路基础上，添加过渡区走线，即在原有链路的过孔3与第一走线1之间设置第一过渡区走线4，在过孔3与第二走线之间设置第二过渡区走线5。需要说明的是，第一走线与第二走线分别是原有链路中，过孔3两侧的走线，本方案中是将过渡区走线设置于过孔两侧，原有链路中直接与过孔相连的走线分别先与过孔一端的过渡区走线相连。例如，原有线路为：第一走线：与发送端相连的breakout走线、与所述breakout走线相连的主板主走线；主板走线连接过孔；过孔另一侧连接第二走线，例如与接收端相连的接收端走线。而本方案即是在过孔两侧设置过渡区走线，即参见图2，本方案中一种具体的链路结构为：发送端6、与发送端6相连的breakout走线7、与所述breakout走线7相连的主板主走线8、第一过渡区走线4、过孔3、第二过渡区走线5、与接收端9相连的接收端走线10、接收端9。需要说明的是，第一过渡区走线4、第二过渡区走线5均设有预设阻抗值，该预设阻抗值为利用第一预设规则和/或第二预设规则在多个阻抗值筛选出来的最有阻抗值，通过预设阻抗值，可以改变经过过渡区走线后的过孔的阻抗，从而提高阻抗连续性。由此可见，本申请实施例提供的一种链路，在过孔3与两侧的第一走线与第二走线之间分别设置第一过渡区走线4与第二过渡区走线5，而第一过渡区走线4与第二过渡区走线5又均设置预设阻抗值，通过为过渡区走线设置最优的阻抗值，即可改变过孔3处的阻抗特性，进而优化链路整体的阻抗值，因此在无需调整反焊盘的情况下，即可方便的实现提高链路阻抗连续性，提高信号传输质量。下面对本申请实施例提供的一种具体的链路进行介绍，下文描述的一种具体的链路与上述实施例可以相互参照。区别于上述实施例，本申请实施例对上述实施例中预设阻抗值做了进一步的限定和说明，其他结构内容与上述实施例大致相同，具体可以参考上述实施例，此处不再赘述。在本方案中，所述预设阻抗值包括：在目标个数的备选过渡区走线阻抗值中确定的满足第一预设规则的阻抗值；其中，所述第一预设规则为过孔阻抗最大值与最小值的差值最小；其中，所述过孔阻抗值为利用所述备选过渡区走线阻抗值进行仿真得到的对应所述过孔的阻抗值。所述预设阻抗值也可以包括：在目标个数的备选过渡区走线阻抗值中确定的满足第二预设规则的阻抗值；其中，所述第二预设规则为所述过孔阻抗值与所述过孔前或所述过孔后的目标点阻抗值的差值最小；所述目标点阻抗值为利用所述备选过渡区走线阻抗值进行仿真得到的对应预设点的阻抗值。所述预设阻抗值也可以包括：利用所述第一预设规则与所述第二预设规则在所述备选过渡区走线阻抗值中确定的阻抗值。即在本方案中，预设阻抗值可以通过第一预设规则或者第二预设规则或者第一预设规则结合第二预设规则进行确定。需要说明的是，第一过渡区走线可以预设有第一预设阻抗值；第二过渡区走线预设有第二预设阻抗值。两个预设阻抗值可以分别筛选，而由于过孔前后的走线对阻抗的影响基本相同，因此作为优选的，避免操作复杂，只需要确定一个预设阻抗值，并使第一过渡区走线与第二过渡区走线均设置为该值。在一个具体的实施方式中，链路包括：发送端、与发送端相连的breakout走线L1、与所述breakout走线L1相连的主板主走线L2、第一过渡区走线A1、过孔、第二过渡区走线A2、与接收端相连的接收端走线L3、接收端。为方便对比改进前后的链路阻抗特性，仿真中保持链路的总走线长度不变，即本方案提供的链路与原有链路总走线长度相同。具体走线长度如表1所示。表1L1/INCHL2/INCHA1/INCHA2/INCHL3/INCH原有线路0.58无无2本申请线路0.57.950.050.051.95为了突出过渡区走线对链路阻抗的影响，仿真时只关注过孔处以及附近区域的链路，而忽略接收端封装对链路的影响。首先仿真当过渡区走线阻抗大于主走线区阻抗的情况，设定主走线区的阻抗为85ohm，设定过渡区走线的阻抗分别为87ohm、90ohm、93ohm、95ohm，仿真结果如图3所示。原设计中过孔处有明显的阻抗上升，当改进后过渡区走线阻抗大于链路主走线时，使得阻抗不连续点前移，并且同时使阻抗上升更严重，进一步加剧了阻抗不连续，影响链路性能。当过渡区走线阻抗小于主走线区阻抗时，分别设定过渡区走线阻抗为83ohm、80ohm、77ohm、75ohm、70ohm、65ohm。仿真结果如图4所示。随过渡区走线阻抗的降低，过孔处阻抗升高幅值变小，优化了过孔处的阻抗连续性。但当过渡区阻抗过低时，使该区域徐康降低，又恶化了整体链路阻抗。当过渡区阻抗小于主走线区阻抗时，为了定量衡量过渡区阻抗对链路的影响，计算链路过孔处最高阻抗与最低阻抗的差值，差值越大表明阻抗变化越剧烈，链路阻抗连续性越差，反之，差值越小，表明阻抗变化越缓和，链路阻抗连续性越好。也就是说，在本方案中，将过渡区走线小于主走线区阻抗的6个阻抗值作为备选过渡区走线阻抗值，首先在其中确定满足第一预设规则的阻抗值，而第一预设规则为过孔阻抗值最大值与最小值的差值最小。过孔阻抗值即为利用备选过渡区走线阻抗值进行仿真得到的对应所述过孔的阻抗值。参见图5，其中示出了链路中局部放大图以及阻抗测量值，m1至m14分别为过孔处的14个阻抗值，TDR为是时域反射计。参见表2，表中示出了不同过渡区走线阻抗值对应的过孔阻抗值差值。表2由此可见，随着过渡区走线阻抗变小，过孔处阻抗差值出现先变小后增大的趋势，在过渡区走线阻抗值为70ohm值75ohm区间时差值最小。为了进一步确定效果更好的过渡区走线阻抗值，即确定效果更好的预设阻抗值，本申请中还需在上述结果中，即利用第一预设规则确定的阻抗值为70ohm值75ohm区间中确定最优的阻抗值。在本方案中，另一个衡量指标时过孔处阻抗相对于过孔前走线区的阻抗变化值，若偏离原阻抗值越小，说明阻抗连续性越好，即在过孔前或过孔后确定一个目标点，并确定其阻抗值，在上述目标个数(即6个)的备选过渡区走线阻抗值中确定的满足第二预设规则的阻抗值，第二预设规则即是过孔阻抗值与所述过孔前或所述过孔后的目标点阻抗值的差值最小。参见图6，当过渡区走线阻抗值为75ohm时，过孔处最大和最小阻抗分别是91.779ohm和89.934ohm，与过孔前走线的阻抗值90.927ohm之间，最大差0.993ohm；当过渡区走线为710ohm时，过孔处最大和最小阻抗值分别为90.898ohm和89.209ohm，与过空前走线的阻抗值90.927ohm之间，最大差1.718ohm。因此本方案中，选择差值更小的75ohm。由此可见，高速链路中过孔处为阻抗不连续点，本申请实施例中，过孔处的阻抗值偏低，通过调整过孔前后过渡区走线的阻抗值可以改变过孔的阻抗值，进而改变整条链路的阻抗特性，当过渡区走线的阻抗值大于主走线区阻抗时，过孔处的阻抗升高幅度值变大，进一步影响了链路阻抗连续性；当过渡区走线的阻抗值小于主线区阻抗时过孔处的阻抗升高幅度值变小，但若过渡区走线的阻抗过小时，会增加过孔处阻抗变化量，同样降低了阻抗连续性，当设计过渡区走线阻抗为合适值时，如75ohm，可以使过孔处阻抗变化量小且过孔前阻抗一致性较好，有利于链路的整体设计。下面对本申请实施例提供的一种服务器进行介绍，本申请提供的一种服务器包括了如上述任一实施例提供的一种链路。由于上述实施例中的链路可以实现通过为过渡区走线设置最有的阻抗值，即可改变过孔的阻抗，进而提高链路整体的阻抗值，方便的实现提高链路阻抗连续性，提高信号传输质量，因此本申请实施例提供的一种服务器同样可以上述技术效果。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。当前第1页1 2 3