用于次级供电域的通电重置系统的制作方法

本发明大体上涉及通电重置(power-onreset，简称为por)，以及更具体地说，涉及一种用于次级供电域的por系统，所述por系统包含自偏置参考电压生成，以及初级por信号隔离、量化和跨越多个供电域的电平移位。

背景技术：

通电重置(por)电路自主地生成用于集成电路(ic)或半导体芯片的参考电压，且使ic的剩余部分保持重置，直到供电电压超出生成的参考为止。por电路保持有源，原因在于在其它情况下，芯片可能会进入锁存重置状态且可能无法离开所述状态。por电路在低静态电流电平下操作以实现低系统能耗。此类低电流方案由于必要的装置纵横比和大电阻器值而通常需要大幅面积。por操作也由于具有多个供电域的集成电路而复杂化。具体地说，除非强加严格的功率域约束，否则por功能性在多个域中复制，其中没有一个域能够被可靠地指定来使其它域在所有可能的供电状态中保持重置。此情形使por电路的面积与功率负担相乘。供电域测序尤其是当输入/输出(i/o)供电装置在主模拟和/或逻辑供电域之前通电时开始起作用，原因是如果在初级供电域之前通电，那么任意初始化的通用i/o(gpio)电路可能会将伪数据提供到系统中的其它装置。

跨越多个供电域的电平移位por信号也被证明是有问题的，原因是传统电平移位器拓扑消耗静态电流或依赖于系统性泄漏或寄生电容器不平衡来限定初始状态。此类基于动态或寄生的方案通常会引发对稳定性的顾虑，尤其是在非单调供电斜变的情况下。而且，对输入的por信号的供电必须与参考电压进行比较以确保输入的por信号是可靠的。在低静态电流下进行这种供电比较实质上相当于辅助por模块。

技术实现要素：

根据本发明的至少一个实施例的一种用于集成电路(ic)的次级供电域的通电重置(por)电路包含比较器、偏置和参考电路、电平移位和隔离电路、延迟电路和控制栅极。ic包含接收初级供电电压的初级供电域和接收次级供电电压的次级供电域。比较器将参考电压与初级供电电压进行比较且产生偏置电流。当初级供电电压在参考电压的预定的电压偏移内时，偏置电流处于低静态电平。偏置和参考电路将启动电流提供到比较器，与比较器形成vgs环路，且通过vgs环路反射偏置电流以提供参考电压。电平移位和隔离电路在启动后进行预偏置以在偏置电流高于低静态电平时使初级por信号与次级供电域隔离。当偏置电流下降到低静态电平时，隔离电路转变成通透状态以当初级por信号指示初级供电域脱离重置时接收初级por信号作为电平移位的初级por信号。延迟电路由次级供电电压供电且在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级por信号。控制栅极基于电平移位的初级por信号和延迟的次级por信号确定次级功率域的重置状态。

偏置和参考电路以及比较器可包含例如低阈值电压mos晶体管等低阈值电压装置以提供启动电流且实现低净空缓冲。在比较器开始操作和产生偏置电流时，vgs环路中的电压增大以关断启动电流。

电平移位和隔离电路可包含镜像配置，所述镜像配置感测偏置电流以在偏置电流高于低静态电平时使初级por信号与次级供电域隔离。当偏置电流下降到低静态电平时，可检测初级por信号且使其电平移位到次级供电域中。电平移位和隔离电路可根据替代实施例进行配置，包含隔离和锁存电路。比较器可包含指示比较器的状态的比较器输出节点，所述比较器使锁存电路保持在重置状态中，直到比较器切换为止。当比较器切换时，初级por信号用于控制电平移位的初级por信号的状态。

当比较器可具有不确定的状态时，例如当初级和次级供电电压大约同时斜升时，延迟电路提供额外重置保护。当次级供电电压达到第一电压阈值时，接通例如pmos晶体管等电流装置以对电容器充电。当电容器电压达到第二电压阈值时，确证延迟的次级por信号以允许将次级供电域拉到脱离重置状态。

根据一个实施例的集成电路包含：初级供电域，其接收初级供电电压且包含提供初级por信号的初级通电重置(por)电路；以及次级供电域，其接收次级供电电压且包含提供次级por信号的次级por电路。次级por电路包含比较器、偏置和参考电路、电平移位和隔离电路、延迟电路和控制栅极。比较器由启动电流启动且在将参考电压与初级供电电压进行比较时产生偏置电流。当初级供电电压在参考电压的偏移电压内时偏置电流处于低静态电平。偏置和参考电路将启动电流提供到比较器，与比较器形成vgs环路，且通过vgs环路反射偏置电流以提供参考电压。电平移位和隔离电路在偏置电流高于低静态电平时使初级por信号与次级供电域隔离且使次级供电域保持在重置状态中。当偏置电流下降到低静态电平时，电平移位和隔离电路将初级por信号转化成电平移位的初级por信号。延迟电路在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级por信号。控制栅极基于电平移位的初级por信号和延迟的次级por信号确定次级功率域的重置状态。

根据一个实施例的一种使集成电路的次级供电域从重置状态释放的方法包含：在次级供电电压开始上升时将启动电流提供到比较器；通过比较器将参考电压与初级供电电压进行比较且产生偏置电流；和切换比较器，使得当初级供电电压上升到参考电压的预定的电压偏移内时，偏置电流处于低静态电平；通过vgs环路反射偏置电流以产生参考电压且切断启动电流；在偏置电流高于低静态电平时使初级por信号与次级供电域隔离且使次级供电域保持在重置状态中；当偏置电流下降到低静态电平时检测初级por信号；在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级por信号；和当比较器、初级por信号和延迟的次级por信号指示从重置状态释放时使次级功率域从重置状态释放。所述方法可包含：使初级por信号电平移位以在次级供电域中提供电平移位的por信号；和当比较器、电平移位的初级por信号和延迟的次级por信号指示从重置状态释放时使次级功率域从重置状态释放。

附图说明

本发明借助于实例说明且不受附图的限制，在附图中类似标记指示类似元件。图式中的元件为简单和清楚起见被说明且不必按比例绘制。

图1是根据本发明的一个实施例实施的并入有通电重置(por)电路的半导体芯片或集成电路(ic)的简化框图。

图2是根据本发明的一个实施例的可用作图1的por电路的por电路的简化框图。

图3是根据本发明的一个实施例的可用作图2的por电路的por电路的更详细示意图，包含por电路的各种功能的更具体实施方案。

图4是说明根据本发明的一个实施例的针对当vddo在vddi之前斜变时的第一种情况的图3的por电路的操作的时序图。

图5是说明根据本发明的一个实施例的针对其中vddo和vddi大约同时斜升的第二种情况的图3的por电路的操作的时序图。

图6是说明图3中所示出的电平移位和隔离电路的替代实施例的电平移位和隔离电路的简化示意图和框图。

图7是说明图3中所示出的电平移位和隔离电路的另一替代实施例的电平移位和隔离电路700的更详细示意图。

图8是根据本发明的替代实施例的用于其中供电电压净空不太成问题的配置的比较器和偏置&参考生成器的示意图。

具体实施方式

本发明人已认识到提供用于ic的一个(或每个)次级供电域的por电路的挑战，所述ic具有一个初级供电域以及一个或多个次级供电域。因此发明人已建立用于次级供电域的por电路，包含偏置和参考电路、比较器、隔离电路、延迟电路和控制栅极。偏置和参考电路提供自偏置启动电流和低净空缓冲。偏置和参考电路可包含低阈值电压装置，所述低阈值电压装置将启动电流提供到比较器且一旦供应次级功率域的次级供电电压开始上升就向比较器提供参考电压。比较器将参考电压与初级供电域的初级供电电压进行比较且产生偏置电流。偏置和参考电路与比较器形成vgs环路且将偏置电流反射到vgs环路中以产生参考电压。初始启动电流源在偏置电流形成时被切断。当次级供电电压在初级供电电压之前斜变时，偏置电流可达到相对高的电流电平。然而，初始更高功率消耗是可忽略的，原因是当初级供电电压达到预定的阈值时比较器使偏置电流减少到低静态电流电平。当比较器切换时，偏置电流被减少到低静态电流电平且功率消耗被最小化。

隔离电路被预偏置到隔离状态中以在偏置电流高于低静态电流电平时首先使由初级供电域提供的初级por信号与过早地激活次级供电域隔离。当比较器切换从而指示初级供电电压已达到预定的阈值时，隔离电路转变成通透状态且能够检测和锁存来自初级供电域的初级por信号。隔离电路也进行初级供电域与次级供电域之间的电平移位，这在供电电压具有不同操作电压电平时特别有利。延迟电路感测次级供电电压的斜变且在次级供电电压达到预定的电压阈值之后的预定的时间段内提供延迟的次级por信号(例如，晚信号)。当初级供电电压和次级供电电压同时斜变、使得比较器输出可能是不确定的时，延迟电路是有利的。控制栅极仅当比较器输出、隔离电路输出和延迟电路确证对应por信号时使次级供电域从重置释放。

图1是根据本发明的一个实施例实施的并入有通电重置(por)电路108的半导体芯片或集成电路(ic)100的简化框图。ic100包含初级供电域102和次级供电域104。尽管仅示出两个供电域，但ic100表示具有多个供电域的任何ic，包含初级供电域(例如，初级供电域102)和一个或多个次级供电域，所述一个或多个次级供电域包含次级供电域104和任何其它次级供电域(未示出)。ic100包含接收初级供电电压vddi以用于向初级供电域102供应电压的第一供电引脚psi，且包含接收次级供电电压vddo以用于向次级供电域104供应电压的第二供电引脚pso。vddi和vddo具有相对于通过接地引脚psg耦合的共同或接地(gnd)电压电平的供电电压电平，所述接地引脚psg可耦合到初级供电域102和次级供电域104。

初级供电域102包含接收vddi的por电路106且次级供电域104包含接收vddo的por电路108。por电路106使初级供电域102保持在重置状态中，直到通过由por电路106确证的初级por重置信号por_n_i释放为止，且por电路108使次级供电域104保持在重置状态中，直到通过由por电路108确证的次级por重置信号por_n_o释放为止。如所示出，vddi和por_n_i也被提供到por电路108。双向连接110大体上表示初级供电域102与次级供电域104之间的一个或多个信号连接。尽管不是必需的，但次级供电域104可利用例如由与i/o引脚pio的连接表示的外部装置进行输入/输出(i/o)功能。

在通电或重置后，期望ic100进入已知状态而不确证伪信号。初级供电域102可含有由ic100进行的初级功能电路，而第二供电域104以及ic100上的任何其它第二供电域(未示出)含有大体上由初级供电域102控制的次级或外围功能。举例来说，ic100可以是微控制器等，其中核心功能包含于初级供电域102内，而次级供电域104含有i/o功能，例如gpio功能等，所述i/o功能大体上由初级供电域102内的功能和过程控制。由此，期望初级供电域102在次级供电域104之前退出其重置状态以防止不当或不期望的操作。举例来说，如果vddo在vddi之前斜变，那么次级供电域104可在初级供电域102之前通电且可通过也可通电的外部装置的pio引脚(和/或其它外部引脚)确证伪信号或不期望的信号。

por_n_i指示初级供电域102在vddi已超出适合于vddi的第一预定的阈值电平之后何时退出重置。por_n_i被提供来使次级供电域104保持重置，直到初级供电域102从重置释放之后为止。然而，跨越不同供电域的电平移位por信号已被证明是有问题的，原因是传统电平移位器拓扑消耗静态电流或依赖于系统性泄漏/寄生电容器不平衡来限定初始状态。此类常规基于动态或基于寄生的方案通常提高了对稳定性的顾虑，尤其是在非单调供电斜变的情况下。por电路108应使次级供电域104保持重置，直到vddo已超出适合于vddo的第二预定的阈值电平且仅在已确证por_n_i之后为止。在某些por条件中，例如当vddi和vddo大约同时斜升时，por_n_i可及早干扰，否则可能会致使次级供电域的过早激活。

por电路108在驻留于次级供电域104内且通过por_n_i信号感测初级供电域102的por电路106的同时解决多供电域情形。por电路108生成其自身的偏置电流和参考电压，且在必要时使次级供电域104内的por_n_i信号电平移位，且确定vddo和vddi两者何时已超出其相应阈值电平。如本文中进一步描述，por电路108的优点包含与常规技术相比大体上减少的面积和静态功率消耗，对启动泄漏/动力不平衡不产生电平移位器依赖，允许vddi或vddo中的任一个首先斜升且允许vddi和vddo处于相同或不同操作dc电势。

图2是根据本发明的一个实施例的可用作por电路108的por电路200的简化框图。供电电压比较器202由vddo供电，具有接收vddi的第一输入端(例如，正或非反相输入端)且具有从偏置&参考生成器204接收参考电压vref的第二输入端(例如，负或反相输入端)。供电电压比较器202具有将比较por信号vddi_high提供到3输入端逻辑与门206的一个输入端的输出端，且包含用于控制偏置电流的与偏置&参考生成器204共同的节点n1。如本文中进一步描述，偏置&参考生成器204由vddo供电，向比较器202提供启动电流，且反射由比较器202控制的偏置电流，其中反射的偏置电流用于产生用于通过供电电压比较器202与vddi进行比较的参考电压vref。

vddi和vddo也被提供到电平移位和隔离电路208，所述电平移位和隔离电路208具有从初级供电域102的por电路106接收por_n_i的输入端，和将电平移位的por重置信号por_n_ls提供到与门206的第二输入端的输出端。术语“电平移位”和其各种形式在本文中在最广泛意义上被定义成意味着从一个电压域(例如，初级供电域102)到另一电压域(例如，第二供电域104)的转化而不管供电电压的实际电压电平，且包含其中vddi和vddo处于相同电压电平的具体情况。

vddo进一步被提供到基于局部边缘的粗por电路210，所述基于局部边缘的粗por电路210具有确证到与门206的第三输入端的信号por_n_late的输出端。与门的输出端确证控制次级供电域104的重置状态的por_n_o信号。

现在简要地描述por电路200的一般操作。vddi和vddo可具有相同或不同操作电压电平，其中vddo的操作电压可比vddi的电压更低、更高或相同。vddi和vddo可在对ic100进行por后以不同速率和/或在不同时间斜升。考虑三种不同情况。在第一种情况下，vddo在vddi之前斜升。基于局部边缘的粗por电路210响应于vddo斜升而产生延迟，所述延迟可响应于vddo而到vddi开始在第一种情况下斜升时期满。因此，por_n_late可在por_n_i被确证之前首先被确证。偏置&参考生成器204提供启动电流且产生参考电压vref。比较器202感测vddi相对于vref的电平，且基于vddi与vref之间的差而确定vddi_high以及对应地伺服低电流模式与高电流模式之间的偏置&参考生成器204。当vddi上升到高于vref的阈值电压时，比较器202切换且确证vddi_low为低而确证vddi_high为高。偏置&参考生成器204将减少的偏置电流反射到低静态电平。当por_i电路已检测到vddi已上升到高于阈值电平时，所述por_i电路确证por_n_i以使初级供电域102从重置释放。电平移位和隔离电路208检测确证的por_n_i且确证por_n_ls。在vddi_high、por_n_ls和por_n_late全部被确证后，por_n_o被确证以使次级供电域104从其重置状态释放。

在第二种情况下，vddi和vddo大约同时或彼此充分接近地斜升。在此情况下，比较器202并不可靠地门控来自por电路106的vddi且可能会过早地确证vddi_high。当vddi已达到第一预定的阈值时，por电路106确证por_n_i，使得por_n_ls仅在初级域102从重置释放之后被确证。然而，有可能por_n_ls在vddo已达到必需阈值电平之前被确证，否则可能会致使por_n_o在仅基于vddi_high和por_n_ls的情况下被过早地确证。然而，基于局部边缘的粗por电路210监测vddo且使次级域104保持重置，直到在vddo已达到阈值电平之后的预定的时间段为止。当vddo已达到阈值电平发生时，基于局部边缘的粗por电路210确证por_n_late以允许por_n_o仅在vddi和vddo已达到其必需电平之后被确证。

在第三种情况下，vddi在vddo之前斜升。第三种情况类似于第二种情况，在于vddi_high和/或por_n_ls可能会在vddo已达到其必需电平之前被过早地确证。基于局部边缘的粗por电路210确保por_n_o仅在vddo已达到其必需电平之后被确证。

图3是根据本发明的一个实施例的可用作por电路200的por电路300的更详细示意图，所述por电路300包含por电路200的比较器202、偏置&参考生成器204、电平移位和隔离电路208和基于局部边缘的粗por电路210的更具体实施方案。节点302接收vddo，节点304接收vddi且节点306耦合到gnd。por电路108包含：n沟道mos(nmos)晶体管ma0、mn1、mn11、ma2、mn2、ma3、mn4、mn5、mn9、mn91、mn92、mn93、ma6、mn6和mn61；p沟道mos(pmos)晶体管mp1、mp3、mp4、mp5、mp51、mp52、mp7、mp8和mp9；反相器i1、i2和i3；缓冲器b1；与门206；以及电容器c1和c2。标注为“ma”的mos晶体管标示低阈值电压(vt)nmos晶体管，包含ma0、ma2、ma3和ma6。低vtnmos晶体管ma0、ma2、ma3和ma6示出有在漏极端子与源极端子之间具有双沟道线路的修改的cmos符号。反相器i1、i2和i3以及与门206各自由vddo域供电，意味着其各自具有耦合到vddo的上部供电电压端子和耦合到gnd的下部供电电压端子。b1由vddi域供电且具有耦合于vddi与gnd之间的供电端子。

偏置&参考生成器204包含ma0、mp1、mp3、mn11、mn1、ma2和mn2。vddo耦合到ma0和ma2的漏极端子以及mp1和mp3的源极端子。mp1的栅极端子耦合到节点n1且其漏极端子耦合到节点n2。mp3被二极管耦合，其栅极和漏极端子耦合到节点n1。ma0的栅极端子耦合到gnd且源极端子耦合到节点n2，所述节点n2进一步耦合到ma2和mn11的栅极端子。mn11的源极端子耦合到mn1的漏极端子以及节点n3，所述节点n3进一步耦合到mn1和mn2的栅极端子。mn1和mn2的源极端子耦合到gnd。ma2的源极端子耦合到产生参考电压vref的节点308，所述节点308进一步耦合到mn2的漏极端子。mn11和mn1两者被二极管耦合(栅极和漏极端子耦合在一起)。mn1和mn2以电流镜配置耦合，其中流动通过mn1的偏置电流ib1被反射为流动通过ma2和mn2的偏置电流ib2。ma0被示出为提供启动电流is1，如本文中进一步描述。

比较器202包含mp4、ma3、mn4和反相器i1。vddo耦合到源极端子mp4。mp3的栅极和漏极端子在节点n1处耦合在一起，所述节点n1进一步耦合到ma3的漏极端子。ma3的栅极端子耦合到接收vref的节点308，且其源极端子耦合到接收vddi的节点304，所述vddi被提供到mn4的栅极端子。mp4和mn4的漏极端子在产生信号vddi_low的节点310处耦合在一起，所述节点310进一步耦合到反相器i1的输入端，所述反相器i1的输出端提供vddi_high信号。mn4的源极端子耦合到gnd。反相器i1的输出端提供信号vddi_high，所述信号vddi_high被提供到与门206的一个输入端。mp1与mp3形成镜配置，使得流动通过mp3和ma3的偏置电流ib3被反射为流动通过mp1的偏置电流ib1。mp3和mp4具有通常连接的栅极和源极端子，使得ib3也被反射为流动通过mp4的另一偏置电流ib4。

ma2、ma3、mn11和mn1形成vgs环路309以用于产生参考电压vref。术语“vgs”指代到场效应晶体管(fet)或mos晶体管的源极电压的栅极。在gnd处开始，节点n3由mn1的vgs分离，节点n2由mn11的vgs分离，产生vref的节点308由ma2的vgs分离，且vddi由ma3的vgs分离。环路可通过vgsmn4完整地返回到gnd。如本文中进一步描述，偏置电流ib3由比较器202产生和控制且流动通过ma3被反射为ib1到mn11和mn1且被反射为ib2到ma2。

电平移位和隔离电路208包含：mp5、mp51、mp52和mn5；缓冲器b1；和反相器i2。vddo耦合到mp5和mp51的源极端子。mp5的栅极端子耦合到节点n1且其漏极端子耦合到产生信号por_p的节点312，所述节点312进一步耦合到mp52和mn5的漏极端子以及反相器i2的输入端。mp51的栅极端子耦合到产生por_n_ls信号的节点314，且其漏极端子耦合到mp52的源极端子。por_n_i信号被提供到缓冲器b1的输入端，所述缓冲器b1的输出端耦合到mp52和mn5的栅极端子。mn5的源极端子耦合到gnd。反相器i2的输出端在节点314上产生por_n_ls信号，所述por_n_ls信号被提供到mp51的栅极以及与门206的一个输入端。mp4和mp5具有通常连接的栅极和源极端子，使得ib3可被反射为流动通过mp5的另一偏置电流ib5(当mp5不在其三极管操作区中时)。

基于局部边缘的粗por电路210包含：ma6、mn6、mn61、mp7、mp8、mp9、mn9、mn91、mn92、mn93；反相器i3；以及电容器c1和c2。vddo被提供到ma6的漏极端子，mp7、mp8和mp9的源极端子以及电容器的一个端子。ma6的栅极端子耦合到gnd且其源极端子耦合到产生第二参考电压vref2的节点316，所述第二参考电压vref2被提供到c1的另一端子、mp7和mn61的栅极端子以及mn61的漏极端子。mn61的源极端子耦合到mn6的栅极和漏极端子，所述mn6的源极端子耦合到gnd。mn6和mn61各自被二极管耦合且共同形成用于产生vref2的电压偏移电路。mp7的漏极端子耦合到产生信号por_n_early的节点318。节点318进一步耦合到电容器c2的一个末端、mp8的漏极端子以及mp9和mn9的栅极端子。c2的另一端子耦合到gnd。节点n5耦合到mp9和mn9的漏极端子、反相器i3的输入端以及mp8的栅极端子。节点n6耦合到mn9的源极端子、mn91和mn92的漏极端子以及mn92的栅极端子。mn92的源极端子耦合到mn93的栅极和漏极端子。mn91和mn93的源极端子耦合到gnd。反相器i3的输出端耦合到产生por_n_late信号的节点320，所述por_n_late信号被提供到mn91的栅极和与门206的一个输入端。mn61、mn6、mn92和mn93各自被二极管耦合。与门206的输出端提供如先前所描述的por_n_o信号。

mn92和mn93各自被二极管耦合以形成电压偏移电路，从而允许基于mn91的切换的por_n_late的额外迟滞。在替代实施例中，mn9的源极端子可耦合到接地且晶体管mn91、mn92和mn93被消除。

偏置&参考生成器204反射用于产生参考电压vref的偏置电流ib，所述偏置电流ib包含流动通过mn11和mn1的偏置电流ib1、流动通过ma2和mn2的偏置电流ib2、流动通过mp3和ma3的偏置电流ib3和流动通过mp4的偏置电流ib4。偏置电流ib被反射为每个电流支路中的分离偏置电流中的每一个，其中ib＝ib1＝ib2＝ib3＝ib4。尽管mp5也类似于mp4成镜配置，但偏置电流ib5可更低，同时mp5在其三极管区中，如本文中进一步描述。

ma3形成用于将vref与反射为节点310上的vddi_low的vddi进行比较的比较器202的输入端。在一个实施例中，vddi_low被反相为提供到与门206的vddi_high。por_n_i被缓冲通过b1以控制mp52和mn5两者来在节点312上产生por_p。por_p被反相通过i2以在节点314上产生提供到与门206的por_n_ls。vddo的上升主要控制基于局部边缘的粗por电路210的操作。节点n5的状态大体上控制反相器i3的输出端处的por_n_late的状态，其中por_n_late被提供到与门206。por_n_early首先通过c2保持为低，直到mp7接通且开始对c2充电为止。在如本文中进一步描述的延迟时间段之后，mn9接通以将n5拉低且将por_n_late拉高。关于图4和5的时序图描述更具体的电路操作。

尽管未在图3中示出，但额外电路增强是可能的且被涵盖，例如增加电容器以在关键节点处供电或接地以便通过改变vgs环路309(例如，mn11/mn1和/或ma2/mn2)或后续比较器或电平移位级中的堆叠式装置(例如，堆叠式二极管)的数目而增强电路的瞬态响应或参考电压移位。低vt装置ma0和ma6的使用特别有利于提供启动电流is1和is2以在por期间启动电路操作。低vt装置ma2和ma3也有利于减少电路可靠地操作的最小供电。

在替代实施例中，反相器i1可被消除，其中与门206可被简化成2输入端控制栅极。比较器202的状态在某些条件下的确控制次级供电域104的重置状态的激活，但只有通过控制偏置电流ib才可进行。当偏置电流相对高时，mp5将por_p拉高，使得电平移位和隔离电路208在其隔离状态中以隔离由初级供电域104提供的por_n_i。当比较器202切换时，其将偏置电流ib减少到其低静态状态，且电平移位和隔离电路208从其隔离状态转变成其通透状态，使得por_n_i的状态可确定次级供电域104的重置状态，如本文中进一步描述。

图4是说明根据本发明的一个实施例的针对当vddo在vddi之前斜变时的第一种情况的por电路300的操作的时序图。vddo、ib、vddi和vref，vddi_low、por_n_i和por_n_ls对时间绘制。vddi和vref一起绘制以更清楚地说明比较器202的操作。首先在时间t0处，vddo和vddi为低。在t0之后，vddo开始上升，而vddi仍为低。当vddo上升时，ma0接通且提供启动电流is1通过ma0以接通ma2和ma3。如先前所描述，ma0、ma2和ma3可各自是低vt装置，意味着其一旦产生任何正vgs电压就传导电流。一旦vddo达到高于gnd的最小电平，启动电流is1就从ma0流动通过ma2和ma3的栅极和源极端子以开始电路操作。低vt装置被配置为源极跟随器，使得电路可在低供电电压电平下操作。当vddo上升时，同时por_p仍为低，由于mp5在与mp3的电流镜配置中，因此偏置电流被反射为ib5且mp5首先在其饱和区中开始对por_p充电。

由于vddi仍为低，vref在初始正值下产生且因此形成ma3的vgs以启动偏置电流ib3通过ma3。mp1和mp3成镜像配置(mp1与mp3具有相同vgs)，使得ib3被反射为流动通过mp1的ib1。ib1流动通过mn11和mn1以在节点n2上产生电压，所述电压设定ma2的栅极电压。当ma0的电压上升到高于零时，ma0的vgs变为负且ma0被切断，使得is1变为零。mn2与mn1成镜像配置，使得ib1被反射为流动通过ma2和mn2的ib2。ma2将其源极电压或vref调整为n2处的电压减去ma2的vgs，其中ma2的vgs由偏置电流ib2确定。vref在大约时间t1处达到峰值电平，且调整的vref值修改ma3的vgs，所述调整的vref值继而修改偏置电流ib3，因此完成vgs环路309。vddo在大约时间t2处维持在其最终电平下，且由于在产生vref时vddi仍为低，因此ma3传导大量电流且ib贯穿电路达到相对高的电流电平。偏置电流ib3通过mp4被反射为ib4，使得vddi_low在时间t2处上升到高电平。应注意，vddi_high首先为低且在此时间期间保持为低，同时vddi_low变高。

如上文所指出，ma3、ma2、mn11和mn1形成vgs环路309，其中反射的电流ib＝ib1＝ib2＝ib3，其中ib根据以下等式(1)来确定：

其中knat是跨导参数且vtnat是低vtnmos晶体管的阈值电压，包含ma2和ma3，且其中kn是跨导参数且vtn是常规nmos晶体管的阈值电压，包含mn11、mn1、mn2和mn4。而且，vref根据以下等式(2)来建立：

应理解，虽然恰好在时间t2之后vddo为高且vddi为低，但是ib为高，使得偏置&参考生成器204短暂地消耗相对大量的功率。然而，还应理解，在vddi为低但很快将会斜升时此条件在por期间仅存在持续相对短的时间段。

当vddi为低时消耗大电流的自由度允许相对小的mos纵横比且潜在地无需大电阻器值。实际上，图3中所示出的por电路300根本不使用电阻器。在一个实施例中，n沟道和p沟道mos晶体管装置中的每一个，包含max、mnx和mpx(其中x表示区别性附图标记)，可用“小”宽度(w)与长度(l)或w/l或l/w的纵横比来实施。如本文中所使用，小纵横比被定义为处于或接近一的纵横比(例如，w/l≈1)。电阻器的消除和小纵横比装置的使用减少了电路的总面积消耗且允许大幅面积节省。而且，在低功率模式中，当vddi>vref-vtnat(其中vtnat是ma3的阈值电压)时，偏置&参考生成器204可消耗可忽略的电流，例如在示出的所说明实施例中的亚na(毫微安)，所述可忽略的电流比常规por电路的电流低几个数量级。

虽然vddi为低且vddo为高，但是节点n4电平可大体上为低但并未充分地限定。当por_p响应于偏置电流ib5通过mp5而上升时，mp5被拉到其三极管区中，从而使ib5的电平减少到低于反射的电流电平。尽管如此，por_p被拉高，使得反相器i2将por_n_ls拉低。基于局部边缘的粗por电路210仅基于vddo控制por_n_late，使得在vddo被确证为高之后且在vddi为低或仍在斜升时，por_n_late可在vddi_high或por_n_ls中的任一个之前被确证为高。这是不连贯的，原因是比较器202大体上规定当vddo在vddi之前斜升时次级供电域104的por条件。

在后续时间t3处，vddi开始斜升。当vddi上升时，通过ma3的偏置电流ib3开始缓慢减小。当vddi在大约时间t4处达到vref-vtnat(其中为便于说明，vtnat在时序图中被设定为0)时，mn4开始接通，且当mn4充分地接通时，比较器202将vddi_low切换为低且将vddi_high切换为高。比较器202的ma3使电流ib3(且因此偏置电流ib)下降到低静态电平，且ma3、ma2、mn11和mn1的vgs环路中的晶体管vgs值稍微减小，从而致使vref在时间t4处减少。vref的减少形成迟滞函数，所述迟滞函数有助于当vddi处于或接近vref-vtnat时最小化比较器颤振。而且，当ib5通过mp5减小时，电平移位和隔离电路208从其隔离状态转变成其通透状态以允许来自por电路106的por_n_i信号的后续电平移位。

por电路106并入有第一预定的阈值电平，在图4中示出为pori_ref。当vddi在大约时间t5处超出pori_ref时，por电路106确证por_n_i为高以使初级供电域102从重置释放。作为响应，b1确证节点n4为高，从而切断mp52，同时接通mn5以将por_p拉低且将por_n_ls拉高。在por_n_ls被确证为高且假设por_n_late已经被确证为高后，且在提供反相器i1时vddi_high被确证为高后，与门206确证por_n_o为高以使次级供电域104从重置释放。

应注意，por_n_i可恰好在时间t3之后干扰，如在402处所示出。即使是这样，电平移位和隔离电路208此时仍由于por_p被拉高而保持隔离，使得por_n_ls保持为低而不管por_n_i的任何此类干扰402。比较器202也保持vddi_high为低以维持por_n_o为低。在其中不提供反相器i1使得vddi_high不被提供到与门206的实施例中，操作大体上相同，原因是电平移位和隔离电路208无论如何都在此时保持隔离。本文中考虑替代隔离配置。

在后续时间t6处，vddi开始往回变低，同时vddo仍保持为高。在后续时间t7处，vddi交叉pori_ref阈值，使得por电路106将por_n_i拉低，使得初级供电域102返回其重置状态中。电平移位和隔离电路208在大约时间t7处作为响应将por_n_ls拉低以另外将次级供电域104往回置于其重置状态中。以此方式，如果vddi在操作期间下降到低于阈值，那么供电域102和104两者大约同时被往回置于其重置状态中。当vddi在后续时间t8处交叉vref的更低电压电平时，比较器202的ma3切换且vddi_low被往回拉高，而vddi_high被往回拉低。根据迟滞函数，在大约时间t8处，ib往回跳到高电流电平，且vref往回增大到其更高电平。当vddi最低限度地为低时，如在时间t9处所示出，ib最终增大到其最大电平。尽管这是高电流/功率状态，但假设vddo随后被拉低以最小化功率消耗。

图5是说明根据本发明的一个实施例的针对其中vddo和vddi大约同时斜升的第二种情况的por电路300的操作的时序图。在此情况下，vddo和vref2、ib、vddi和vref、vddi_low、por_n_i、por_n_ls、por_n_early、por_n_late和por_n_o对时间绘制。vddo和vref2被绘制在一起，且vddi和vref也被绘制在一起。在时间t0处，vddo和vddi同时开始斜升。当vddo上升时，ma0开始将启动电流is1提供到偏置&参考生成器204。ib开始增大，且vref也开始上升。然而，由于vddi也正在上升，因此vddi处于或接近供电比较器阈值vref，使得ma3可能不会充分地接通，这可能会限制ib的量值。当vddi上升时，mn4开始接通。在此情况下，vref达到更低电压电平，且同时vddi继续增大，在大约时间t1处ib下降到其更低静态电平。vddi_low首先开始上升，但是不确定的，或在大约时间t1处变低且保持为低。反相器i1如果提供的话可能会过早地将vddi_high拉高。而且，比较器202并未适当地门控por_n_i，使得如果por_n_i如在502处所示出干扰为高，那么由于ib5足够低从而减少隔离电平，因此反相器i2也可使por_n_ls如在504处所示出干扰为高。在不使用额外掩模函数的情况下，这可能会否则致使por_n_o在vddo已达到第二预定的阈值之前被过早地确证为高。然而，基于局部边缘的粗por电路210防止por_n_o被过早地确证为高。

当vddo开始在时间t0处开始斜变时，电容器c1使vref2首先遵循vddo，使得mp7保持断开。电容器c2首先保持por_n_early为低。mp9接通以使节点n5保持为高，使得反相器i3首先保持por_n_late为低。当vddo开始上升时，ma6接通以将启动电流is2提供到产生电压vref2节点316。mn61和mn6接通，使得vref2不再遵循vddo，但在大约时间t2处减小到其稳态电平。此时ma6被切断。在vddo上升到高于vref2加上示出为vtp7的mp7的阈值电压后，或当在大约时间t2处vddo>vref2+vtp7时，那么mp7开始接通以开始对电容器c2充电。当c2充电时，por_n_early在时间t2之后开始增大。电容器c2的电容和mp7的大小被选择成使c2缓慢地上升以形成从时间t2到时间t4的时间延迟，示出为delay_o。同时，在vddi已稳定为高之后的大约时间t3处，por_n_i和por_n_ls两者被确证为高。然而，由于por_n_late仍为低，因此por_n_o保持为低。

mn92和mn93如果提供的话两者被二极管连接，从而形成电压偏移电路以在mn9的源极端子处形成双vgs降。在当por_n_early上升到足以接通mn9的电压阈值vthd时的时间t4处，mn9接通且现在将n5拉低，使得反相器i3切换以将por_n_late拉高。与门206因此在时间t4处响应于por_n_late变高而将por_n_o拉高，使得次级供电域104被拉到脱离重置。而且，当por_n_late被拉高时，其接通mn91，所述mn91缩短跨越mn92和mn93的双vgs降以使mn9充分地锁住为接通。mp8被充分地接通以增大用以对电容器c2充电的电流，使得por_n_early在后续时间t5处被充分地拉高。mp8操作为保持器装置以使por_n_early保持被拉高。因为mp7被vref2微弱地偏置，所以激活保持器mp8确保了电源噪声或vddo的后续斜变不会造成por_n_late的伪切换。

图5示出por_n_i和por_n_ls在时间t4之前的时间t3处上升。在一些配置中或在一些情况下，por_n_i和por_n_ls可稍后上升，甚至在时间t5之后上升。在所述情况下，por_n_o不会响应于por_n_late而上升但会响应于por_n_ls由于与门206的操作被确证为高而稍后上升。

其中vddi在vddo之前斜变的第三种情况类似于第二种情况。在vddo上升时比较器202可能会过早地确证vddi_high为高和/或b1可保持反相器i2的输入为低，使得por_n_ls也可能会在vddo达到足够阈值之前过早地变高。无论vddi_high和por_n_ls的状态如何，基于局部边缘的粗por电路210以如图5中所示出的大体上相同的方式操作以保持por_n_late为低，直到在时间t4处的时间延迟delay_o之后por_n_early达到vthd之后为止，所述操作甚至直到vddo在时间t2处达到其阈值电平为止才会开始。就在por_n_late在延迟之后切换为高之后，与门206确证por_n_o为高。

图6是说明图3中所示出的电平移位和隔离电路208的替代实施例的电平移位和隔离电路600的简化示意图和框图。缓冲器b1以类似方式耦合，由vddi供电，具有接收por_n_i的输入端且具有耦合到mn5的栅极端子的输出端。在此情况下，nmos晶体管mn55的漏极和源极端子在锁存器和pmos上拉电路602的控制输入端与mn5的漏极端子之间串联耦合。mn55的漏极端子耦合到pmos上拉电路602的控制输入端以控制其锁存状态。vddi_high被提供到mn55的栅极端子以及锁存器和pmos上拉电路602的反相重置输入端，所述锁存器和pmos上拉电路602输出por_n_ls信号。

在此情况下，而不是使用偏置电流ib来控制mp5以建立隔离且而不是将vddi_high提供到与门206的输入端，vddi_high相反充当明确的隔离信号。在此情况下，vddi_high用于在por_n_i干扰或在vddi足够高之前处于不确定的逻辑值的情况下阻止mn5与mp5和/或(锁存器和pmos上拉电路602内的)其它上拉pmos装置争用。当vddi_high为低时，mn55被切断。vddi_high信号也用于在隔离期间使锁存器和pmos上拉电路602重置为已知初始状态。当vddi_high为低时，por_n_ls信号保持为低。当vddi_low变低从而将vddi_high拉高时，锁存器和pmos上拉电路602从重置释放且其状态通过mn55根据por_n_i指定。在此情况下，当por_n_i变高时，mn5被接通且如果mn55也接通(当vddi_high也为高时)，那么锁存器和pmos上拉电路602将por_n_ls拉高。因此，vddi_high和por_n_i通过锁存器和pmos上拉电路602协同工作以控制por_n_ls的状态。而且，vddi_high不被提供到与门206，所述与门206相反可被配置为2输入端与门。

图7是说明图3中所示出的电平移位和隔离电路208的另一替代实施例的电平移位和隔离电路700的更详细示意图。在此情况下，por_n_i被提供到反相器i4的输入端，所述反相器i4具有将反相初级por信号(por_n_i的反相版本)提供到另一反相器i5的输入端和nmos晶体管mnb的栅极端子的输出端，其中反相器i4和i5两者由vddi供电。反相器i5的输出端将缓冲的初级por信号(por_n_i的缓冲版本)提供到另一nmos晶体管mna的栅极端子。mna和mnb的源极端子耦合到gnd。vddi_high被提供到nmos晶体管mnc和mnd的栅极端子，其中mnc的源极端子耦合到mna的漏极端子且mnd的源极端子耦合到mnb的漏极端子。隔离和锁存电路进一步包含pmos晶体管mpa、mpb和mpc以及nmos晶体管mne和mnf。mpa、mpb和mpc的源极端子耦合到vddo。vddi_high被提供到mpa的栅极端子，所述mpa的漏极端子耦合到节点na，所述节点na进一步耦合到mpb、mnc和mne的漏极端子以及mpc和mnf的栅极端子。mpc的漏极端子耦合到节点nb，所述节点nb进一步耦合到mnf和mnd的漏极端子、mpb和mne的栅极端子以及由vddo供电的另一缓冲器b2的输入端。mne和mnf的源极端子耦合到gnd。b2的输出确证por_n_ls。

电平移位和隔离电路700以与电平移位和隔离电路600类似的方式操作，其中vddi_high充当明确的隔离信号而非使用偏置电流ib来控制mp5以建立隔离，或而非将vddi_high提供到与门206的输入端。在此情况下，只要vddi_low为高，vddi_high就为低，从而切断mnc和mnd而使接收por_n_i的下部电路隔离。por_n_i的任何初始干扰被隔离且因此是不连贯的。虽然vddi_high为低，但其通过接通将na拉高和将nb拉低的mpa而充当重置，使得por_n_ls被拉低。当vddi_low被拉低而将vddi_high拉高时，mnc和mnd被接通以移除隔离，使得上部锁存器的状态取决于por_n_i的状态。如果por_n_i仍为低，那么mna被切断且mnb接通，保持nb和por_n_ls为低。当por_n_i变高时，mna被接通而mnb被切断，这切换上部锁存器，使得na变低且nb和por_n_ls两者变高。vddi_high和por_n_i通过锁存电路协同工作以确定por_n_ls的状态。而且，vddi_high不被提供到与门206，所述与门206相反可被配置为2输入端与门。

图8是根据本发明的替代实施例的用于供电电压净空不太成问题的配置的比较器802和偏置&参考生成器804的示意图。比较器802可替换图3的por电路300的比较器202且偏置&参考生成器804可替换偏置&参考生成器204。偏置&参考生成器804大体上类似于偏置&参考生成器204，除了低vt晶体管ma2由标准或常规vt晶体管mr2替换，例如类似于mn2或mn4。而且，mn1和mn11各自以相同方式被二极管耦合，但以简化形式示出堆叠在节点n2与接地之间，且至少一个额外二极管耦合的晶体管md1包含在堆叠中。比较器802大体上类似于比较器202，除了低vt晶体管ma3由标准或常规vt晶体管mr3替换。堆叠装置mn1和mn11因此可包含一个或多个额外装置以在n2处形成适当电压以用于替换ma2和ma3的标准vt装置的适当操作。

已呈现当前描述以使得所属领域的技术人员能够如特定应用和对应要求的上下文内提供而制作且使用本发明。但是，本发明并不意图仅限于在本文中所示出和描述的特定实施例，而是应符合与本文中所公开的原理和新颖特征相一致的最广范围。许多其它版本和变化是可能的且被涵盖。所属领域的技术人员应了解，他们可易于将所公开概念和具体实施例用作设计或修改其它结构的基础，以用于在不脱离本发明的精神和范围的情况下提供本发明的相同目的。