支持压力测试的具有栅极钳位的驱动器电路的制作方法

本发明总体上涉及一种电子电路，尤其涉及驱动器电路。

背景技术

本领域技术人员熟悉在高端驱动器、低端驱动器或半桥驱动器拓扑中采用nmos功率晶体管的驱动器电路的设计和实施方式。例如，在高端实施方式中，nmos功率晶体管的漏极端子耦合至供给电压节点，并且nmos功率晶体管的源极端子耦合至所要驱动的输出节点。nmos功率晶体管的栅极端子被耦合以接收栅极控制信号，其电压水平对该nomos晶体管被导通或关断的程度进行控制。

许多常见设计要求与驱动器电路的设计相关联，诸如：确保nmos晶体管的最低导通电阻，栅极控制信号需要具有高电压并且优选地该电压是准确的；b)在诸如具有作为电机驱动器应用的半桥式拓扑的一些专用应用中，可能需要对输出节点处的电流进行限制；c)提供内置栅极压力电路以确保驱动器电路的鲁棒操作；d)对nmos晶体管的栅极至源极电压进行控制在需要在一些条件下(诸如具有快速瞬态)使用钳位电路；以及e)确保钳位电路并不影响栅极压力测试。

满足以上的所有常见设计要求已经被证明对于电路设计人员而言是一项困难的任务。例如，如果电路设计人员使用不准确的栅极钳位，则钳位电压将会由于温度和工艺角变化而表现出宽的操作电压范围。实际上，在一些情况下，该变化可能重叠至驱动器电路的正常工作范围之内并且会延伸通过晶体管设备的绝对最大额定值(amr)。如果设计人员另外选择准确的栅极钳位，则电路设计变得非常复杂，这部分是由于需要实施在输出上具有额外偏置电流的额外电路装置。再进一步地，需要复杂的电路装置而在压力测试期间将驱动器控制电路装置从nmos晶体管的栅极端子断开连接并且进一步将钳位电路断开连接。

因此，本领域需要一种利用nmos功率晶体管的驱动器电路，该电路具有在正常工作模式期间和栅极压力测试模式期间都支持栅极保护(钳位)的栅极钳位。

技术实现要素：

在一个实施例中，一种电路包括：生成器电路，被配置为在基准节点接收基准电压并且输出控制信号以便施加于功率晶体管的栅极端子；第一电流源，被配置为生成第一电流以便施加于所述基准节点；第二电流源，被配置为生成第二电流；开关电路，被配置为响应于栅极压力测试使能信号而选择性地将第二电流耦合至所述基准节点；第一电阻器，耦合在基准节点和功率晶体管的驱动节点之间，基准电压跨接该第一电阻器而生成；其中所述基准电压是可变的，其在压力测试未被使能时具有作为第一电流的函数的较低值并且在栅极压力测试被使能时具有作为第一和第二电流的函数的较高值；和钳位电路，耦合在所述基准节点和功率晶体管的栅极端子之间并且被配置为施加作为基准电压的函数的钳位电压。

在一个实施例中，一种电路包括：生成器电路，被配置为在基准节点接收基准电压并且输出控制信号以便施加于被配置为驱动输出节点的功率晶体管的栅极端子；第一晶体管；第二晶体管；其中所述第一和第二晶体管的源极-漏极路径串联耦合在所述基准节点和功率晶体管的栅极端子之间；第三晶体管，与第二晶体管相耦合以形成电流镜像电路；和第四晶体管，具有耦合在功率晶体管的栅极端子和输出节点之间的源极-漏极路径以及耦合至电流镜像电路的输出的栅极端子。

在一个实施例中，一种用于具有栅极端子和输出端子的功率晶体管的驱动电路，包括：生成器电路，被配置为对功率晶体管的栅极端子施加驱动控制信号以便驱动所述输出端子；基准电压生成器，被配置为在基准节点生成基准电压，该基准电压具有作为控制信号的基准的第一电压值以及用于在压力测试期间使用的更高的第二值；耦合在基准节点和功率晶体管的栅极端子之间的电路装置，所述电路装置可操作以用作可变栅极钳位电路，其表现出：第一钳位电压，其在生成器电路施加控制信号时被施加以对功率晶体管的栅极处的电压进行钳位；和更高的第二钳位电压，其在生成器电路在栅极压力测试模式期间从功率晶体管的栅极断开连接时被施加以对功率晶体管的栅极处的电压进行钳位。

附图说明

为了更为完整地理解本公开内容及其优势，现在参考以下结合附图所进行的描述，其中：

图1a图示正常工作模式期间的驱动器电路的配置；

图1b图示栅极压力测试模式期间的驱动器电路的配置；和

图2图示驱动器电路的电路图。

具体实施方式

现在参考图1a，其图示正常工作模式期间(即，当进行操作以对负载进行驱动时)的驱动器电路10的配置。驱动器电路10包括nmos功率晶体管12。nmos功率晶体管12的漏极(d)端子耦合至供给电压节点14，并且nmos功率晶体管的源极(s)端子耦合至所要驱动的输出节点(out)16。在所图示的实施例中，并且仅作为示例并非局限或限制，驱动器电路10是高端驱动器并且供给电压节点14是正供给电压vb。nmos功率晶体管的栅极(g)端子耦合至传送栅极控制信号的控制信号线路18。

线路18上的栅极控制信号由vgs生成器电路20所生成。用于vgs生成器电路的操作的基准电压(ref)由电流源22所生成，其被配置为输出跨电阻器r1而施加的固定基准电流i1。电流源22例如可以生成作为带隙电压(vbg)的函数的固定基准电流i1而使得i1＝vbg/rbg(rbg包括带隙电路电阻且vgb＝1.25v)。电阻器r1耦合在在其处生成基准电压(ref)的节点24与输出节点16之间。电流源22耦合在在其处生成基准电压(ref)的节点24与供给节点26之间。在所图示的实施例中，并且仅作为示例，供给节点26是电荷泵电路(未明确示出)所生成的正供给电压vcp，其中vcp>vb(例如，vcp＝vb+10v)，而使得来自vgs生成器电路20的栅极控制信号输出能够超过nmos功率晶体管12的漏极端子处的电压。

vgs生成器电路20对输入信号(in)进行响应并且生成具有等于基准电压(ref)的最大电压的栅极控制信号。vgs钳位电路30耦合在nmos功率晶体管12的栅极端子和源极端子之间，并且用来将栅极端子上的最大电压钳位为大于基准电压(ref)但是小于nmos功率晶体管12的绝对最大额定(amr)电压的数值。

现在参考图1b，其图示了栅极压力测试模式期间的驱动器电路的配置。该电路响应于压力使能信号(en)而进入压力测试模式，该压力使能信号将vgs生成器电路20的输出从nmos功率晶体管12的栅极端子断开连接(响应于信号en/bar)，从而使得栅极端子浮动，并且将压力电压生成器32连接在nmos功率晶体管12浮动的栅极端子和源极端子之间。电压生成器32生成压力电压(vst)，其被施加以对nmos功率晶体管12的浮动栅极端子施加压力。压力电压(vst)应当超过基准电压(ref)并且进一步应当优选地超过nmos功率晶体管12的绝对最大额定(amr)电压。在这样的情况下，vgs钳位电路30进一步通过从nmos功率晶体管12的浮动栅极端子断开连接或者可替换地表现出超过绝对最大额定(amr)电压的钳位电压而对压力使能信号(en)进行响应。

现在参考图2，其图示了驱动器电路110的电路图。驱动器电路110包括nmos功率晶体管112。nmos功率晶体管112的漏极(d)端子耦合至供给电压节点114，并且nmos功率晶体管的源极(s)端子耦合至所要驱动的输出节点(out)。在所图示的实施例中，并且仅作为示例而非限制，驱动器电路110是高端驱动器而供给电压节点114是正供给电压vb。nmos功率晶体管的栅极(g)端子耦合至传送栅极控制信号的控制信号线路118。

线路118上的栅极控制信号由vgs生成器电路120所生成。具有用于vgs生成器电路的操作的较低的第一电压值(v1)的可变基准电压(varref)由第一电流源122所生成，第一电流源122被配置为输出跨电阻器r1所施加的固定基准电流i1。电流源122例如可以生成作为带隙电压(vbg)的函数的固定基准电流i1而使得i1＝vbg/rbg1(rbg1包括第一带隙电路电阻且vgb＝1.25v)。电阻器r1耦合在在其处生成可变基准电压(varref)的节点124与输出节点116之间。第一电流源122耦合在在其处生成基准电压(ref)的节点124与供给节点126之间。在所图示的实施例中，并且仅作为示例，供给节点126是由电荷泵电路(未明确示出)所生成的正供给电压vcp，其中vcp>vb(例如，vcp＝vb+10v)，而使得来自vgs生成器电路120的栅极控制信号输出能够超过nmos功率晶体管112的漏极端子处的电压。

vgs生成器电路对输入信号(in)进行响应，并且生成具有等于可变基准电压(varref)较低的第一电压值(v1)的最大电压的栅极控制信号。

vgs钳位电路130耦合在nmos功率晶体管112的栅极端子和源极端子之间，并且在正常模式中用来将栅极端子上的最大电压钳位为大于基准电压(ref)但是小于nmos功率晶体管112的绝对最大额定(amr)电压的值。vgs钳位电路130包括nmos晶体管132和pmos晶体管134，具有串联耦合在在其处生成可变基准电压(varref)的节点124与在nmos功率晶体管112的栅极(g)端子处的线路118之间的源极-漏极路径。在该配置中，晶体管132和134的源极在节点136耦合在一起。nmos晶体管132的栅极端子耦合至nmos功率晶体管112的栅极(g)端子处的线路118。pmos晶体管134的栅极端子耦合至节点136。在正常操作模式中，晶体管132和134都被关断并且它们的体二极管(未明确示出)防止在nmos功率晶体管112的栅极(g)端子和节点124之间的电流流动。然而，如以下将要描述的，当用作钳位电路时，晶体管132和134导通。

vgs钳位电路130进一步包括pmos晶体管138，其源极-漏极路径在nmos功率晶体管112的栅极(g)端子处的线路118和输出节点(out)116之间、在节点140处电阻器r2串联耦合。pmos晶体管138的栅极端子耦合至pmos晶体管134的栅极端子而形成电流镜像电路142。vgs钳位电路130进一步包括nmos晶体管144，其漏极端子耦合至nmos功率晶体管112的栅极(g)端子处的线路118，并且其源极端子耦合至输出节点(out)116。nmos晶体管144的栅极端子耦合至节点140。

驱动器电路110进一步包括栅极压力电路132，栅极压力电路132包括被配置为生成固定基准电流i2的第二电流源150。电流源150例如可以生成作为带隙电压(vbg)的函数的固定基准电流i2而使得i2＝vbg/rbg2(rbg2包括第二带隙电路电阻且vgb＝1.25v)。开关电路152耦合在第二电流源150的输出和在其处生成可变基准电压(varref)的节点124之间。开关电路152由压力使能信号(en)所控制，其在压力测试模式期间有选择地连接电流i2而与节点124处的电流i1相加以便跨电阻器r1进行施加，以生成用于可变基准电压(varref)的较高的第二电压值(v2)。

在当压力使能信号(en)例如处于逻辑低时的驱动器电路110的正常操作模式中，开关电路152开路并且仅跨电阻器r1在节点124施加电流i1而生成等于较低的第一电压值(v1)的可变基准电压(varref)，其中：

vgs钳位电路130表现出依据以下等式的作为晶体管132和134的函数的钳位电压vclamp：

可以通过调节晶体管132的大小而使得漏极至源极电压非常小。电压vgb是稳定的。因此，钳位电压vclamp的量级主要被晶体管134的栅极至源极电压以及施加于带隙电压vbg的缩放比例(r1/rbg1)所影响。

当nmos功率晶体管112的栅极至源极电压(vg-vout)小于vclamp时，晶体管132、134、138和144被关断。与晶体管132和134相关联的寄生体二极管用来阻止电流从节点124向nmos功率晶体管112的栅极(g)端子处的线路118进行流动。vgs钳位电路130因此并不影响nmos功率晶体管112的栅极(g)端子，并且进而并不向输出节点(out)116注入电流。

然而，当nmos功率晶体管112的栅极至源极电压(vg-vout)超过vclamp时，电流通过晶体管132和134从nmos功率晶体管112的栅极(g)端子处的线路118朝向节点124流动。该电流被通过晶体管138的电流镜像142所镜像并且跨电阻器r2所施加，这增大了节点140处的电压。当跨电阻器r2的压降上升至足够的水平时，晶体管144导通而将nmos功率晶体管112的栅极(g)端子拉下。nmos功率晶体管112的栅极(g)端子处的电压因此被钳位为较低的第一电压值(v1)。在优选实施例中，电阻器r2具有非常高的数值(例如，～兆欧姆)。

在当压力使能信号(en)例如处于逻辑高时的驱动器电路110的栅极压力测试模式中，开关电路152闭合并且跨电阻器r1在节点124施加电流i1和电流i2而生成等于较高的第二电压值(v2)的可变基准电压(varref)，其中：

逻辑高的压力使能信号(en)将vgs生成器电路120的输出从nmos功率晶体管112的栅极端子断开连接(响应于信号en/bar)，从而使得晶体管112的栅极端子浮动。此时，可以使用压力测试电压源(例如，参见图1b中的标记32)将压力测试电压施加于栅极端子。处于较高的第二值(v2)的可变基准电压(varref)用来提升在钳位电路130另一侧上的电压并且增大vclamp电压。这确保了钳位电路不会在压力测试电压(vst)被电源32施加于晶体管112的栅极端子时不合需要地导通。

如果nmos功率晶体管112的栅极至源极电压(vg-vout)小于增大后的vclamp水平，则晶体管112的栅极端子上没有电流并且因此钳位电路130对于栅极压力测试模式没有影响。

如果nmos功率晶体管112的栅极至源极电压(vg-vout)超过增大后的vclamp水平，则尽管施加了压力测试电压，电流仍然通过晶体管134和144而从晶体管112的栅极端子流向节点124而将栅极电压钳制在增大后的vclamp水平。

驱动器电路表现出了多种优势：a)由于对于基准电压而言仅存在一条电流路径，所以该电路将基准和钳位融合在一起以减小输出上的电流；b)由于晶体管132和134通过两个背靠背二极管提供隔离而使得钳位电路仅在栅极电压超过可变基准电压(varref)时才活跃，从而与节点124相关的钳位对于amr、栅极至源极电压、栅极压力测试以及正常工作的所有情形而言都具有足够的准确度，并且进一步地钳位并不影响正常工作；c)电路通过增大节点124上的偏置而以栅极压力测试进行操作而将钳位水平提高至所期望的值，同时避免了断开连接的电路配置；d)电路的mosfet设备(132、134、138)并不需要对栅极至源极电压进行额外保护(它们是自行保护的)。

本领域技术人员将会注意到，当钳位电路被激活时存在两个回路。存在负反馈回路，其具有从晶体管122的栅极端子经由晶体管138和144以及电阻器r2到输出节点116的电流。还存在正反馈回路，其具有从晶体管112的栅极到节点124的电流，其将使得节点124处的电压有所增大并且因此提高钳位电压水平。正反馈电流在负反馈电流之前传导。通过对电阻器r1和晶体管144的值进行适当设置，即使非常小的正向na电流也能够通过晶体管144产生数ma的下拉电流。钳位动作足够强而对功率晶体管112的栅极进行保护。

虽然图2中以示例性方式利用高端拓扑对驱动器电路110进行了图示，但是将要理解的是，本领域技术人员能够针对低端拓扑以及半桥式拓扑实施该设计。

本领域技术人员将会易于理解，材料和方法可以有所变化而仍然处于本发明的范围之内。还要意识到的是，本发明提供了用来对实施例进行说明的具体环境以外的许多可应用的创造性概念。因此，所附权利要求意在将这样的处理、机器、制造、物质组合、手段、方法或步骤包括在其范围之内。