逐次逼近寄存器型模拟数字转换器及其控制方法与流程

本发明涉及模拟数字转换器技术领域，更具体的说，涉及一种逐次逼近寄存器型模拟数字转换器及其控制方法。

背景技术：

在传统的每周期两比特(2-bit-per-cycle)saradc(successiveapproximationregisteranalog-to-digitalconverter)，逐次逼近寄存器型模拟数字转换器)中，需要三个电容器阵列和三个比较器来确定每个周期中的两个比特。然而，由于电容器阵列和比较器之间的不匹配(mismatch)/偏移(offset)，因此校准(calibration)是强制性的，以防止saradc的性能下降。校准的复杂性和难度与电容器阵列和比较器的数量相关，如果使用数量较少的电容器阵列和比较器，则校准更容易。因此，如何提供一种具有数量较少的电容器阵列和比较器的新型saradc设计是一个重要的课题。

技术实现要素：

有鉴于此，本发明提供一种逐次逼近寄存器型模拟数字转换器及其控制方法，以使用数量较少的电容器阵列和比较器。

根据本发明的第一方面，公开一种逐次逼近寄存器型模拟数字转换器，包括：

第一电容器阵列，用于接收输入信号以产生第一信号；

第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；

第二电容器阵列，用于接收输入信号以产生第二信号；

第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；

仲裁器，耦接于所述第一比较器和所述第二比较器，用于接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果生成仲裁结果；以及

控制电路，耦接于所述第一比较器，所述第二比较器和所述仲裁器，用于根据第一比较结果，第二比较结果和仲裁结果产生输出信号。

根据本发明的第二方面，公开种逐次逼近寄存器型模拟数字转换器的控制方法，其中所述逐次逼近寄存器型模拟数字转换器包括：

第一电容器阵列，用于接收输入信号以产生第一信号；

第一比较器，耦接于所述第一电容器阵列，用于比较所述第一信号与第一参考信号，以产生第一比较结果；

第二电容器阵列，用于接收输入信号以产生第二信号；

第二比较器，耦接于所述第二电容器阵列，用于比较所述第二信号与第二参考信号，以产生第二比较结果；以及

所述方法包括：

接收所述第一比较结果和所述第二比较结果，并根据所述第一比较结果和所述第二比较结果生成仲裁结果；以及

根据所述第一比较结果，第二比较结果和仲裁结果产生输出信号。

本发明提供的一种逐次逼近寄存器型模拟数字转换器由于包括第一电容器阵列，第一比较器，第二电容器阵列，第二比较器，以及仲裁器和控制电路，从而使用仲裁器接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果生成仲裁结果，并且控制电路根据第一比较结果，第二比较结果和仲裁结果产生输出信号。本发明中由两个比较器分别产生的第一比较结果和第二比较结果，结合仲裁器产生的仲裁结果即可判断对应的比特的值，以正常的产生输出信号。具体的，当第一比较结果和第二比较结果一致时，可采用第一比较结果或第二比较结果输出控制信号以及输出信号，当第一比较结果和第二比较结果不一致时，则参考仲裁结果指示出的哪一个是正确的或更可靠，来选取其中所述正确的或更可靠的比较结果输出控制信号以及输出信号。这样本发明中具有较少数量的电容器阵列和比较器，可以减轻电容器阵列与比较器之间的错位/偏移，并且因为仲裁器的设计更为简单，所以本发明的方案可以具有较低的制造成本。

在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。

附图说明

图1是示出根据本发明的一个实施例的saradc的图示；

图2示出了根据本发明的一个实施例的仲裁器通过参考第一比较结果和第二比较结果的产生时间来生成仲裁结果的图示；

图3示出了根据本发明一个实施例的仲裁器；

图4-12是根据一个实施例的saradc100的图示，其中示出用于产生8比特输出信号dout的的步骤。

具体实施方式

在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。

以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。

下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。

图1是示出根据本发明的一个实施例的逐次逼近寄存器型模拟数字转换器(saradc)100的图示。如图1所示，saradc100包括两个电容器阵列110_1和110_2，两个比较器120_1和120_2，仲裁器(arbiter)130和控制电路140。在本实施例中，电容器阵列110_1和110_2中的每一个包括多个电容器c0-cn，其中电容器阵列110_1的每个电容器c0-cn的一个端子(terminal)耦合到比较器120_1的一个输入端子，类似的，电容器阵列110_2的每个电容器c0-cn的一个端子耦合到一个比较器120_2的输入端子，并且电容器阵列110_1和110_2的每个电容器c0-cn的另一个端子经由对应的开关sw0-swn耦合到公共电压vcm，正极电压v+或负极电压v-中的一个，其中公共电压vcm是正极电压v+和负极电压v-的平均值。为简洁起见，图1中仅示出了电容器阵列110_1的内部结构(例如包括电容器c0-cn，开关sw0-swn，公共电压vcm，正极电压v+和负极电压v-等)，省略了电容器阵列110_2的内部结构，电容器阵列110_2的内部结构可以与电容器阵列110_1的内部结构相似或相同。

在本实施例中，saradc100是每周期两比特(2-bit-per-cycle)的saradc，即saradc100在每个周期中产生两个比特，其中每个周期包括比较步骤和切换步骤，其中比较步骤意味着比较器120_1和120_2中的每一个产生一个比较结果，以及切换步骤意味着控制电路140根据比较结果控制开关sw0-swn的至少一部分。例如，如果saradc100产生具有8比特的输出信号dout，则saradc100需要四个周期以成功地产生输出信号dout(每个周期产生两比特，因此8比特的输出信号需要四个周期产生，又例如10比特的输出信号可以通过五个周期产生，例如16比特的输出信号可以通过八个周期产生)。

在saradc100的操作中，首先，开关swn-sw0由控制电路140产生的控制信号vc控制，以使电容器cn-c0连接到公共电压vcm，正极电压v+和负极电压v-中的一个，并且电容器阵列110_1对输入信号vin进行采样以产生第一信号v1至比较器120_1，并且比较器120_1将第一信号v1与第一参考信号vref1(如下图2所示)进行比较以产生第一比较结果，其中第一参考信号vref1可以是单端(single-end)saradc设计中的固定电压(其中固定电压可以是0伏特，例如接地时；当然也可以是其他数值，例如0.1伏特，-0.2伏特，1伏特等等；固定电压的数值可以根据具体需求设置，并不限制为特定的数值)，或者第一参考信号vref1可以由差分(differential)saradc设计中的另一电容器阵列产生，其中当设置为差分设计时，在同一个比较器上耦接有两个电容器阵列，两个电容器阵列的信号互相为另一个的参考信号，因此上述另一电容器阵列是指连接到该同一个比较器上的两个电容器阵列中的另一个。本实施例中以单端(single-end)saradc设计为例进行说明，所以图中每个比较器仅耦接有一个电容器阵列。同时，电容器阵列110_2对输入信号vin进行采样以产生第二信号v2至比较器120_2，并且比较器120_2将第二信号v2与第二参考信号vref2(如下图2所示)进行比较以产生第二比较结果，其中第二参考信号vref2可以是单端saradc设计中的固定电压，或者第二参考信号vref2可以由差分saradc设计中的另一电容器阵列产生。其中，本实施例中第一信号v1与第一参考信号vref1比较可以是指将第一信号v1的电压值与第一参考信号vref1的电压值进行比较，以得到例如第一信号v1的电压值大于、小于或等于第一参考信号vref1的电压值的第一比较结果；第二信号v2与第二参考信号vref2比较可以是指将第一信号v2的电压值与第一参考信号vref2的电压值进行比较，以得到例如第二信号v2的电压值大于、小于或等于第一参考信号vref2的电压值的第一比较结果。然后，仲裁器130接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果产生仲裁结果，其中仲裁结果指示出第一参考信号vref1或第二参考信号vref2中的哪一个更接近目标(例如分别对应的第一信号v1和第二信号v2)，也即仲裁结果可以指示出是第一信号v1与第一参考信号vref1更接近，还是第二信号与第二参考信号vref2更接近。然后，控制电路140通过参考第一比较结果，第二比较结果和仲裁结果产生两比特的输出信号dout(在以下实施例中将会详细描述)。具体地，第一参考信号vref1和第二参考信号vref2的设置可以用于确定采样信号属于哪个范围，并且仲裁结果提供用于确定第一参考信号vref1和第二参考信号vref2中的哪一个更接近于采样信号(例如是第一信号v1与第一参考信号vref1更接近，还是第二信号与第二参考信号vref2更接近)的辅助信息，并且可以相应地确定输出信号dout的两个比特(其中该输出信号dout在本实施例中图标中没有直接显示，在一个实施例中，本实施例输出信号dout可以采用与先前的saradc同样的方式产生，当然也可以有其他方式产生，例如本发明下述的实施例中将会描述)。例如，如果第一比较结果和第二比较结果不一致(例如，第一比较结果为“0”(或以下具有相同含义的“-1”)而第二比较结果为“1”)，则仲裁器130可以接收第一比较结果和第二比较结果，并根据第一比较结果和第二比较结果的产生信息(generationinformation)生成仲裁结果，其中产生信息可以是第一/第二比较结果的产生时间(generationtime)。例如，如果产生信息指示第一比较结果是正确的或更可靠，控制电路就会根据第一比较结果确认电容器阵列110_1所对应的电容器的比特的值是正确的，从而确定控制信号中对应的比特的值，以及确定输出信号中对应的比特的值。如果产生信息指示第二比较结果是正确的或更可靠，控制电路就会根据第二比较结果确认电容器阵列110_2所对应的电容器的比特的值是正确的，从而确定控制信号中对应的比特的值，以及确定输出信号中对应的比特的值。此外，当第一比较结果与第二比较结果一致时，就可以确定对应的比特的值，因此无需考虑仲裁结果。具体内容可参见下面实施例关于图4至图12的描述。

在一个实施例中，仲裁器130是基于时间(time-based)的仲裁器，并且仲裁器130接收第一比较结果和第二比较结果，通过参考第一比较结果和第二比较结果的产生时间(即成功输出第一比较结果和第二比较结果的时间点)来生成仲裁结果。具体地，因为比较器120_1/120_2的处理速度取决于采样信号和参考信号之间的剩余差(residue)(即，第一/第二信号v1/v2与第一/第二参考信号之间的差)，例如当第一信号v1更接近第一参考信号vref1时(例如第一信号v1与第一参考信号vref1的剩余差很小时)，比较器120_1需要更多的时间来产生第一比较结果，也即当第一信号v1更接近第一参考信号vref1时，比较器120_1需要比较的数据更多，需要逐次逐比特的进行比较，因此花费的时间更长，因此当第一信号v1与第一参考信号vref1之间的剩余差较小或较少时，比较器120_1需要更多的时间进行比较，来产生第一比较结果。因此，例如当第一比较器结果的产生时间晚于第二比较结果的产生时间时，意味着第一比较结果更接近目标电压(即第一参考信号vref1)，并且仲裁器130可以生成指示第一比较结果正确或更可靠的仲裁结果(因为第一信号v1更接近于第一参考信号vref1)；另一方面，例如当第一比较结果的产生时间早于第二比较结果的产生时间时，意味着第二比较结果更接近目标电压(即第二参考信号vref2)，并且仲裁器130可以生成指示第二比较结果正确或更可靠的仲裁结果。

图2示出了根据本发明的一个实施例的仲裁器130通过参考第一比较结果和第二比较结果的产生时间来生成仲裁结果的图示。如图2所示，除了产生第一比较结果之外，比较器120_1还产生用于指示第一比较结果的产生时间的第一有效信号valid_1。详细地，当比较器120_1完成比较操作并成功输出第一比较结果时(例如，t1时刻)，第一有效信号valid_1改变第一有效信号valid_1的电压电平或逻辑值，例如从低电压电平(即逻辑值“0”)变为高电压电平(即逻辑值“1”)。类似地，当比较器120_2完成比较操作并成功输出第二比较结果时(例如，t2时刻)，第二有效信号valid_2改变第二有效信号valid_2的电压电平或逻辑值，例如从低电压电平(即逻辑值“0”)变为高电压电平(即逻辑值“1”)。因此，仲裁器130可以参考第一有效信号valid_1和第二有效信号valid_2的电压电平或逻辑值的转换时间以确定第一比较结果和第二比较结果的产生时间，然后仲裁器130生成指示第一比较结果和第二比较结果中哪一个具有更晚或更早的产生时间的仲裁结果(更晚的仲裁结果指示相应的比较结果更正确或更可靠)。

图3示出了根据本发明一个实施例的仲裁器130，其中仲裁器130可以由具有两个与非(nand)门的置位复位(set-reset)锁存器(sr锁存器)实现，两个与非(nand)门分别用于接收第一有效信号valid_1和第二有效信号valid_2(例如，在不同状态，第一有效信号valid_1和第二有效信号valid_2的逻辑值为“0”或“1”)。如图3所示，存在两种情况，其中第一场景指示第一比较结果的产生时间早于第二比较结果的产生时间(例如第二比较结果正确或更可靠)，第二场景指示第一比较结果的产生时间结果晚于第二比较结果的产生时间(例如第一比较结果正确或更可靠)。对于第一场景(例如第二比较结果正确或更可靠)，在预设(preset)状态下，比较器120_1和120_2分别不产生第一比较结果和第二比较结果，因此第一有效信号valid_1和第二有效信号valid_2(即sr锁存器的“s”节点和“r”节点)对应于逻辑值“0”(例如为低电平)，此时sr锁存器的“qb”节点和“q”节点对应逻辑值“1”。然后，在宣称的第一置位控制(setcontrolassertedfirst)的状态下，比较器120_1成功地产生第一比较结果，并且第一有效信号valid_1改变第一有效信号valid_1的逻辑值(例如由“0”改变为“1”，因此“s”节点的逻辑值由“0”改变为“1”)，而此时第二有效信号valid_2的逻辑值仍然为“0”，从而sr锁存器的“qb”节点变为逻辑值“0”，而sr锁存器的“q”节点保持逻辑值“1”不变。然后，在仲裁器准备(arbiterready)的状态下，比较器120_2成功地产生第二比较结果，并且第二有效信号valid_2改变第二有效信号valid_2的逻辑值(例如由“0”改变为“1”，因此“r”节点的逻辑值由“0”改变为“1”)，并且sr锁存器的“q”节点和“qb”节点分别与之前保持相同(例如“q”节点保持为“1”，“qb”节点保持为“0”)。因此，在最终状态(finalstate)中，sr锁存器的“q”节点和“qb”节点分别对应于逻辑值“1”和“0”，并且该逻辑值组合(即“q”节点和“qb”节点的逻辑值分别为“1”和“0”)用作指示第一比较结果的产生时间早于第二比较结果的产生时间的仲裁结果。

对于第二场景，在预设状态下，比较器120_1和120_2分别不产生第一比较结果和第二比较结果，因此第一有效信号valid_1和第二有效信号valid_2对应于逻辑值“0”(例如为低电平)，此时sr锁存器的“qb”节点和“q”节点对应逻辑值“1”。然后，在宣称的第一复位控制(resetcontrolassertedfirst)的状态下，比较器120_2成功地产生第二比较结果，并且第二有效信号valid_2改变第二有效信号valid_2的逻辑值(例如由“0”改变为“1”，因此“r”节点的逻辑值由“0”改变为“1”)，而此时第一有效信号valid_1的逻辑值仍然为“0”，从而sr锁存器的“q”节点变为逻辑值“0”，而sr锁存器的“qb”节点保持逻辑值“1”不变。然后，在仲裁器准备的状态下，比较器120_1成功地产生第一比较结果，并且第一有效信号valid_1改变第一有效信号valid_1的逻辑值(例如由“0”改变为“1”)，并且sr锁存器的“q”节点和“qb”节点分别与之前保持相同(例如“q”节点保持为“0”，“qb”节点保持为“1”)。因此，在最终状态中，sr锁存器的“q”节点和“qb”节点分别对应于逻辑值“0”和“1”，并且该逻辑值组合(即“q”节点和“qb”节点的逻辑值分别为“0”和“1”)用作指示第一比较结果的产生时间晚于第二比较结果的产生时间的仲裁结果。

应注意，图2和图3中所示的实施例仅用于说明目的，而不是对本发明的限制。只要仲裁器130可以生成指示第一比较结果和第二比较结果中的哪一个具有较晚的(或较早的)产生时间的仲裁结果即可，仲裁器可以具有不同的电路设计。

在以下实施例中，在不限制本发明的情况下，sr锁存器的“q”节点处的值可以用作仲裁结果。也就是说，如果第一比较结果的产生时间早于第二比较结果的产生时间，则仲裁器130产生仲裁结果“1”给控制电路140(例如上述第一场景中，最终状态中在“q”节点的逻辑值为“1”)；如果第一比较结果的产生时间晚于第二比较的产生时间，则仲裁器130产生仲裁结果“0”(或在下面的实施例中具有相同含义的“-1”)给控制电路140(例如上述第二场景中，最终状态中在“q”节点的逻辑值为“0”)。当然，也可以选择sr锁存器的“qb”节点处的值可以用作仲裁结果。例如如果第一比较结果的产生时间早于第二比较结果的产生时间，则仲裁器130产生仲裁结果“0”(或在下面的实施例中具有相同含义的“-1”)给控制电路140(例如上述第一场景中，最终状态中在“qb”节点的逻辑值为“0”)；如果第一比较结果的产生时间晚于第二比较的产生时间，则仲裁器130产生仲裁结果“1”给控制电路140(例如上述第二场景中，最终状态中在“qb”节点的逻辑值为“1”)。

在先前技术中，通常需要采用三个电容器阵列和三个对应的比较器，以对两比特划分区间，三个比较器可以划分出四个区间，分别是“00”，“01”，“10”，“11”，通过三个电容器阵列和三个对应的比较器，可以将输入信号划分到该四个区间中，例如当前输入信号位于“00”的区间(例如输入信号与参考信号之间的差值足够小)，或在“01”的区间(例如输入信号与参考信号之间的差值较小)，或在“10”的区间(例如输入信号与参考信号之间的差值较大)，或在“11”的区间(例如输入信号与参考信号之间的差值很大)。如果少了一个电容器阵列和对应的比较器，在只有两个电容器阵列和两个对应的比较器的情况下，仅能划分出三个区间，例如“00”，“01”和“10”，“11”，例如当前输入信号位于“00”的区间(例如输入信号与参考信号之间的差值足够小)，或在“11”的区间(例如输入信号与参考信号之间的差值很大)，而对于当前输入信号位于是位于“01”区间还是位于“10”区间，在只有两个电容器阵列和两个对应的比较器的情况下就无法判断出来了。此外，在只有两个电容器阵列和两个对应的比较器的情况下，当一个比较器的比较结果与另一个比较器的比较结果不同时，无法判断哪个比较结果是正确的，因此无法判断对应的比特的值是多少(例如是“1”还是“0”(或下述具有相同含义的“-1”))。因此仅有两个电容器阵列和两个对应的比较器时无法正常的对8比特的信号进行转换。然而本发明可以解决上述问题，具体可以结合上文并参照以下描述。

图4-12是根据一个实施例的saradc100的图示，其中示出通过四个周期产生8比特(8-bit)输出信号dout的步骤，本实施例中产生8比特设计是为了把两比特比较结果的四种情形(“00”，“01”，“10”和“11”)进行展示，事实上本发明不限于8比特的设计，还可以是10比特(例如通过五个周期产生10比特的输出信号)，或12比特(例如通过六个周期产生12比特的输出信号)，或20比特(例如通过十个周期产生20比特的输出信号)。为了使示例更简洁，saradc100具有单端设计，即比较器120_1/120_2使用的第一/第二参考信号是固定电压(也就是说，第一参考信号对应的第一参考电压是固定电压，第二参考信号对应的第二参考电压是固定电压)。如图4所示，电容器阵列110_1包括八个电容器c0-c7，电容器阵列110_2包括八个电容器c0'-c7'，输出信号dout(如图1所示)包括比特b0-b7或b0'-b7'，其中每个比特b0和b0'对应于最高有效比特(msb，mostsignificantbit)，并且比特b7和b7'中的每一个对应于最低有效比特(lsb，leastsignificantbit)，电容器c0-c7分别对应于比特b0-b7，电容器c0'-c7'分别对应于比特b0'-b7'。为简单起见，这里省略了开关sw0-swn，公共电压vcm，正极电压v+和负极电压v-，并且比特值用于表示相应电容器的连接。例如，如果比特b0显示“0”，则意味着电容器c0通过开关连接到公共电压vcm；如果比特b0显示“1”，则表示电容器c0通过开关连接到正极电压v+；如果比特b0显示“-1”，则意味着电容器c0通过开关连接到负极电压v-。当然，电容器阵列110_1和110_2可以具有其他数量的电容器，例如5个，6个，10个，12个，20个等等，本发明中八个电容器仅为示例。

另外，图4中所示的实施例还指示saradc100正在对输入信号vin进行采样，并且在执行采样操作时，比特b0-b7和比特b0'-b7'复位为公共电压vcm(即电容器c0-c7和c0'-c7'连接到公共电压vcm)。因此在初始状态或最开始的状态时，比特b0-b7和比特b0'-b7'的值可以为“0”(表示对应的电容器连接到公共电压vcm)。

图5显示了根据本发明一个实施方案的第一周期的比较步骤。如图5所示，控制电路140(如图1所示)控制电容器阵列110_1和110_2(均如图4所示)以使电容器c0，c1，c0'和c1'连接到公共电压vcm(即电容器c0，c1，c0'和c1'对应的比特b0，b1，b0'和b1'均为“0”)，并且比较器120_1将第一信号v1与第一参考电压(或第一参考信号)进行比较产生第一比较结果，比较器120_2将第二信号v2与第二参考信号进行比较，以产生第二比较结果。在本实施例中，假设第一信号v1大于第一参考信号(或第一参考电压)，第二信号v2大于第二参考信号，因此第一比较结果和第二比较结果都等于“1”。应该注意的是，图5-图8中最右边得到的是比较结果(而不是仲裁结果)，图9-图12中最右边得到的结果中，上下两个是两个比较结果，而中间的是仲裁结果。

图6示出了根据本发明的一个实施例的第一周期的切换步骤。如图6所示，控制电路140(如图1所示)参考第一比较结果和第二比较结果(最右边的“1”和“1”)，以切换电容器c0，c1，c0'和c1'的连接。具体地，因为第一比较结果和第二比较结果都等于“1”(也即第一信号v1大于第一参考信号vref1，第二信号v2大于第一参考信号vref2)，因此需要对第一信号v1进行纠正，使第一信号v1的电压值变小并更加接近于第一参考信号vref1的电压值，以及对第二信号v2进行纠正，使第二信号v2的电压值变小并更加接近于第二参考信号vref2的电压值，因此电容器c0和c0'对应的比特b0和b0'从“0”变为“1”，并将电容器c0和c0'连接到正极电压v+。也即，因第一比较结果和第二比较结果都显示输入信号(第一信号v1和第二信号v2)较大(分别大于一参考信号vref1和第一参考信号vref2)，因此产生控制信号vc指示将电容器c0和c0'连接到正极电压v+，以调整输入信号(第一信号v1和第二信号v2)，使第一信号v1的电压值变小并更加接近于第一参考信号vref1的电压值，使第二信号v2的电压值变小并更加接近于第二参考信号vref2的电压值，这样通过多次的比较，使转换后的输出信号逐次逼近以得到最接近输入信号的值。另外，因每周期需要确定两个比特，因此需要确定比特b1和比特b1'，然而根据第一比较结果和第二比较结果仅能纠正比特b0和b0'的值，电容器c1对应的比特b1和电容器c1'对应的比特b1'需要先假设一个值，然后在接下来的周期中产生下一个第一比较结果和第二比较结果，以验证该假设是否正确；此外在接下来的周期中产生下一个第一比较结果和第二比较结果还可以纠正其他的比特，例如比特b2和b2'。此外，在对第一信号v1和第二信号v2进行纠正时，纠正后的电压值分别相对于第一参考信号vref1和第二参考信号vref2的电压值可能会大或小(始终会有误差，因此一般不会完全相等)，因此在对比特b1和比特b1'的值进行假设时，可以其中一个设置为“1”(例如表示第一信号v1大于第一参考信号ref1，当然也可以表示第二信号v2大于第二参考信号vref2)，而另一个与之相反的设置为“-1”(例如表示第一信号v1小于第一参考信号ref1，当然也可以表示第二信号v2小于第二参考信号vref2)，这样无论纠正后的值分别相对于第一参考信号vref1和第二参考信号vref2的电压值大或小，始终会有一个假设的值是正确的，而另一个是错误的。本实施例中电容器c1对应的比特b1可以由保守的(conservative)猜测确定，比特b1为比特b0的反向(即b1＝“-1”)，比特b1'可以由激进的(aggressive)猜测确定，比特b1'与比特b0'相同(即b1'＝“1”)，因此比特b1与比特b1'是相反的。当然也可以猜测b1＝1，b1'＝“-1”。

另外，因为在第一周期中的第一比较结果与第二比较结果相同，所以可以不考虑仲裁结果。例如如上所述，第一比较结果和第二比较结果都等于“1”，因此可以确定当前第一信号v1是大于第一参考信号vref1的，第二信号v2是大于第二参考信号vref2的，所以比特b0变为“1”(表示第一信号v1大于第一参考信号vref1)以及比特b0'变为“1”(表示第二信号v2大于第二参考信号vref2)，就无需考虑仲裁结果。其中，先前比特b0为“0”表示第一信号v1等于第一参考信号vref1，先前比特b0'为“0”表示第二信号v2等于第二参考信号vref2)。换句话说，无论第一比较结果的产生时间是否早于或晚于第二比较结果的产生时间，切换步骤都是相同的。也即，第一比较结果和第二比较结果都等于“1”表明第一信号v1大于第一参考信号vref1，第二信号v2大于第二参考信号vref2，可以确定输出信号dout的第一位是“1”(比特b0和b0'所对应的值“1”)。

图7显示了根据本发明一个实施方案的第二周期的比较步骤。如图7所示，控制电路140(如图1所示)控制电容器阵列110_1和110_2以使电容器c2，c3，c2'和c3'连接到公共电压vcm(即电容器c2，c3，c2'和c3'对应的比特b2，b3，b2'和b3'均为“0”)，并且比较器120_1将第一信号v1与第一参考信号(或第一参考电压)进行比较，以产生第一比较结果，比较器120_2将第二信号v2与第二参考信号(或第二参考电压)进行比较，以产生第二比较结果。在本实施例中，假设第一信号v1大于第一参考信号，第二信号v2大于第二参考信号，因此第一比较结果和第二比较结果都等于“1”。

图8示出了根据本发明的一个实施例的第二周期的切换步骤。如图8所示，控制电路140(如图1所示)参考第一比较结果和第二比较结果，以切换电容器c2，c3，c2'和c3'的连接，并进一步切换电容器c1和c1'其中一个的连接来纠正比特值。具体地，因为第一比较结果和第二比较结果都等于“1”(也即第一信号v1大于第一参考信号vref1，第二信号v2大于第一参考信号vref2)，因此需要对第一信号v1进行纠正，使第一信号v1的电压值变小并更加接近于第一参考信号vref1的电压值，以及对第二信号v2进行纠正，使第二信号v2的电压值变小并更加接近于第二参考信号vref2的电压值，所以比特b2和b2'从“0”变为“1”，即电容器c2和c2'连接到正极电压v+。此外，如上所述，类似的可以通过猜测来确定比特b3和b3'分别具有“-1”和“1”(比特b3与比特b3'是相反的)。另外，由于为第一比较结果和第二比较结果都等于“1”，表明第一信号v1的电压值比第一参考信号vref1的电压值要大，第二信号v2的电压值比第二参考信号vref2的电压值要大，因此在上述猜测中，比特b1'的猜测(b1'＝“1”)是正确的，即b1'＝“1”；而比特b1的猜测(b1＝“-1”)是错误的，即b1也应当等于“1”，因此可以通过使用比特b1'来纠正比特b1，以使比特b1具有值“1”。

另外，因为第一比较结果与第二周期中的第二比较结果相同，所以可以不考虑仲裁结果。例如如上所述，第一比较结果和第二比较结果都等于“1”，因此可以确定当前第一信号v1是大于第一参考信号vref1的，第二信号v2是大于第二参考信号vref2的，所以先前猜测比特b1为“-1”就猜测错了(因为结果为“1”表示第一信号v1大于第一参考信号vref1，而“-1”是表示第一信号v1小于第一参考信号vref1)，这样就会将比特b1纠正为“1”，此外将比特b2和b2'变为“1”(表示第一信号v1第二信号v2分别大于第一参考信号vref1和第二参考信号vref2)，就无需考虑仲裁结果。换句话说，无论第一比较结果的产生时间是否早于或晚于第二比较结果的产生时间，切换步骤都是相同的。也即，第一比较结果和第二比较结果都等于“1”表明第一信号v1大于第一参考信号vref1，第二信号v2大于第二参考信号vref2，可以确定输出信号dout的第三位是“1”(比特b1和b1'所对应的值“1”)，同时也通过验证确定了输出信号dout的第二位是“1”(比特b2和b2'所对应的值“1”)。

图9显示了根据本发明一个实施方案的第三周期的比较步骤。如图9所示，控制电路140(如图1所示)控制电容器阵列110_1和110_2以使电容器c4，c5，c4'和c5'连接到公共电压vcm(即电容器c4，c5，c4'和c5'对应的比特b4，b5，b4'和b5'均为“0”)，并且比较器120_1将第一信号v1与第一参考信号进行比较，以产生第一比较结果，比较器120_2将第二信号v2与第二参考信号进行比较，以产生第二比较结果。在本实施例中，假设第一信号v1大于第一参考信号，第二信号v2小于第二参考信号，因此第一比较结果和第二比较结果分别等于“1”和“-1”(也即第一信号v1大于第一参考信号vref1，第二信号v2小于第一参考信号vref2)，因此需要对第一信号v1进行纠正，使第一信号v1的电压值变小并更加接近于第一参考信号vref1的电压值，以及对第二信号v2进行纠正，使第二信号v2的电压值变大并更加接近于第二参考信号vref2的电压值。另外，由于第一比较结果和第二比较结果不一致，因此需要考虑仲裁结果。例如，本实施例中可以通过仲裁结果来确定当前的第一信号和第二信号到底在“01”区间还是在“10”区间。在本实施例中，假设仲裁器130产生仲裁结果“-1”，这表示第一比较结果的产生时间晚于第二比较结果的产生时间(例如第一比较结果是正确的或更可靠的)，当然该假设仅为举例说明，仲裁结果也可以是“1”。

图10示出了根据本发明一个实施例的第三周期的切换步骤。如图10所示，因为仲裁器130产生指示第一比较结果的产生时间晚于第二比较结果的产生时间的仲裁结果，所以控制电路140(如图1所示)可以确定第一比较结果是正确的或更可靠的(即比特b3的结果是正确的或更可靠的，同时当前的第一信号v1是大于第一参考信号vref1的，当前的第二信号v2也大于第二参考信号vref2)，并且控制电路140(如图1所示)参考第一比较结果以切换电容器c4，c5，c4'和c5'的连接，并进一步切换电容器c3和c3'中的一个的连接以纠正该比特值。具体地，因为确定第一比较结果是正确的，表明第一信号v1是大于第一参考信号vref1，第二信号v2也大于第二参考信号vref2，所以比特b4和b4'从“0”变为“1”，即电容器c4和c4'连接到正极电压v+。此外，如上所述，类似的可以通过猜测来确定位b5和b5'分别具有“-1”和“1”(比特b5与比特b5'是相反的)。另外，由于第一比较结果和第二比较结果分别等于“1”和“-1”，且仲裁结果为“-1”表示第一比较结果是正确的或更可靠的，因此代表了比特b3的猜测(b3＝“-1”)是正确的，即b3＝“-1”；而比特b3'的猜测(b3'＝“1”)是错误的，即b3'应当等于“-1”，因此可以通过使用比特b3来纠正比特b3'，以使比特b3'具有值“-1”。因此，通过第三周期的比较结果和仲裁结果，确定了上一周期(第二周期)b3的值为“-1”(比特b3'的值也为“-1”)。在电容器的比特的值上(也即在控制信号中)，“-1”代表与“1”的结果是相反的，因此在对于输入信号或输出信号的比特上，“-1”可以使用“0”表示(当然“1”可以使用“1”表示)。对于比特b2和b3，比特的值分别是“1”和“-1”(比特b2'和b3'的值也分别是“1”和“-1”)，因此比特b2和b3对应的输入信号或输出信号可以分别用“1”和“0”表示，也即比特b2和b3两比特为“10”，因此该两比特位于“10”的区间。通过这种方式，在第一比较结果和第二比较结果不一致时，可以通过结合仲裁器的仲裁结果来判断比特的正确值，从而得到两比特的输入信号在哪个区间(“00”，“01”，“10”或“11”)内(例如可验证上一个周期的比特，并且本次周期的比特将在下一个周期中得到验证)。此外，作为其中一个示例，输出信号dout可以采用上述比特的值作为输出，具体的，若比特的值为“1”，则相对应的输出信号dout可以为“1”，若比特的值为“-1”，则相对应的输出信号dout可以为“0”，因此在第三周期中可以确定8比特输出信号dout的前四位为“1110”(也可以是前五位为“11101”)；或者如果输出4比特的输出信号，则可以输出信号可以为“1110”(也可以是如果输出5比特的输出信号，则为“11101”)。当然输出信号dout与比特的值(或控制信号)还可以是其他的关系，一般输出信号dout与比特的值(或控制信号)是具有关联的。例如输出信号与控制信号是对应的，但是输出信号仅包括“1”和“0”，因此需要根据规则进行转换或对应。此外，在图9和图10所示的第三周期中，若仲裁器130的仲裁结果是1，则表明第二比较结果是正确的或更可靠，那么控制电路将会产生控制信号，以控制比特b3变为“1”，比特b4和b4'变为“-1”；则8比特输出信号dout的前四位可能为“1111”(也可以是前五位为“11110”)。因此，在该第一比较结果和该第二比较结果不一致时，需要判断第一比较结果的产生时间早于或晚于第二比较结果的产生时间。如果第一比较结果的产生时间早于第二比较结果的产生时间，说明第二比较结果是正确或更可靠的，那么仲裁器产生指示该第二比较结果为正确的仲裁结果。而第一比较结果的产生时间晚于第二比较结果的产生时间，说明第一比较结果是正确或更可靠的，那么仲裁器产生指示该第一比较结果为正确的仲裁结果。另外如上所述，仲裁器在接收到第一比较结果和第二比较结果一致时，无需考虑仲裁结果，即可直接使用第一比较结果(或第二比较结果)产生控制信号和输出信号。也即，图9和图10中，第一比较结果为“1”，第二比较结果为“-1”，表明第一信号v1大于第一参考信号vref1，第二信号v2小于第二参考信号vref2，而根据仲裁结果可知，第一比较结果是正确的或更可靠的，因此可以确定输出信号dout的第五位是“1”(比特b4和b4'所对应的值“1”)，同时也通过验证确定了输出信号dout的第四位是“0”(比特b3和b3'所对应的值“-1”)。

图11示出了根据本发明的一个实施例的第四周期的比较步骤。如图11所示，控制电路140(如图1所示)控制电容器阵列110_1和110_2以使电容器c7，c8，c7'和c8'连接到公共电压vcm(即电容器c7，c8，c7'和c8'对应的比特b7，b8，b7'和b8'均为“0”)，并且比较器120_1将第一信号v1与第一参考信号进行比较，以产生第一比较结果，比较器120_2将第二信号v2与第二参考信号进行比较，以产生第二比较结果。在本实施例中，假设第一信号v1大于第一参考信号，第二信号v2小于第二参考信号，因此第一比较结果和第二比较结果分别等于“1”和“-1”(也即第一信号v1大于第一参考信号vref1，第二信号v2小于第一参考信号vref2)，因此需要对第一信号v1进行纠正，使第一信号v1的电压值变小并更加接近于第一参考信号vref1的电压值，以及对第二信号v2进行纠正，使第二信号v2的电压值变大并更加接近于第二参考信号vref2的电压值。另外，由于第一比较结果和第二比较结果不一致，因此需要考虑仲裁结果。例如，本实施例中可以通过仲裁结果来确定当前的第一信号和第二信号到底在“01”区间还是在“10”区间。在本实施例中，假设仲裁器130产生仲裁结果“1”，这指示第一比较结果的产生时间早于第二比较结果的产生时间(例如第二比较结果是正确的或更可靠的)，当然该假设仅为举例说明，仲裁结果也可以是“-1”。

图12示出了根据本发明一个实施例的第四周期的切换步骤。如图12所示，因为仲裁器130产生指示第一比较结果的产生时间早于第二比较结果的产生时间的仲裁结果，所以控制电路140(如图1所示)可以确定第二比较结果是正确的或更可靠(即比特b5'的结果是正确的或更可靠的，同时当前的第二信号v1是小于第二参考信号vref2的，当前的第一信号v1也小于第一参考信号vref1)，并且控制电路140(如图1所示)参考第二比较结果以切换电容器c6，c7，c6'和c7'的连接，并进一步切换电容器c5和c5'之一的连接以纠正该比特值。具体地，因为确定第二比较结果是正确的，表明第二信号v2小于第二参考信号vref2，第一信号v1也是小于第一参考信号vref1，所以比特b6和b6'从“0”变为“-1”，即电容器c6和c6'连接到负极电压v-。此外，如上所述，类似的可以通过猜测来确定位b7和b7'分别具有“1”和“-1”(比特b7与比特b7'是相反的)。另外，由于第一比较结果和第二比较结果分别等于“1”和“-1”，且仲裁结果为“1”表示第二比较结果是正确的或更可靠的，因此代表了比特b5'的猜测(b5'＝“1”)是正确的，即b5'＝“1”；而比特b5的猜测(b5＝“-1”)是错误的，即b5应当等于“1”，因此可以通过使用比特b5'来纠正比特b5，以使比特b5具有值“1”。

另外，可能需要一个额外的比较来确定比特b7和b7'的猜测。这样可以验证比特b7和b7'的猜测是否正确，从而得到正确的结果，例如再次根据第一信号和第一参考信号产生第一比较结果，根据第二信号和第二参考信号产生第二比较结果，以及仲裁结果确定比特b7和b7'的猜测中哪一个是正确的。如图4至图12所示的示例来看，通过第四周期的比较结果和仲裁结果，确定了上一周期(第三周期)b5的值为“1”(比特b5'的值也为“1”)。在电容器的比特的值上(也即在控制信号中)，在对于输入信号或输出信号的比特上，“1”可以使用“1”表示。对于比特b4和b5，比特的值分别是“1”和“1”(比特b4'和b5'的值也分别是“1”和“1”)，因此比特b4和b5对应的输入信号或输出信号可以分别用“1”和“1”表示，也即比特b2和b3两比特为“11”，因此该两比特位于“11”的区间。通过这种方式，在第一比较结果和第二比较结果不一致时，可以通过结合仲裁器的仲裁结果来判断比特的正确值，从而得到两比特的输入信号在哪个区间(“00”，“01”，“10”或“11”)内(例如可验证上一个周期的比特，并且本次周期的比特将在下一个周期中得到验证)。此外，作为其中一个示例，输出信号dout可以采用上述比特的值作为输出，具体的，若比特的值为“1”，则相对应的输出信号dout可以为“1”，若比特的值为“-1”，则相对应的输出信号dout可以为“0”，因此在第四周期中可以确定8比特输出信号dout的前六位为“111011”(也可以是前七位为“1110110”)；或者如果输出6比特的输出信号，则可以输出信号可以为“111011”(也可以是如果输出7比特的输出信号，则为“1110110”)。当然输出信号dout与比特的值(或控制信号)还可以是其他的关系，一般输出信号dout与比特的值(或控制信号)是具有关联的。例如输出信号与控制信号是对应的，但是输出信号仅包括“1”和“0”，因此需要根据规则进行转换或对应。也即，图11和图12中，第一比较结果为“1”，第二比较结果为“-1”，表明第一信号v1大于第一参考信号vref1，第二信号v2小于第二参考信号vref2，而根据仲裁结果可知，第二比较结果是正确的或更可靠的，因此可以确定输出信号dout的第七位是“0”(比特b6和b6'所对应的值“-1”)，同时也通过验证确定了输出信号dout的第四位是“1”(比特b5和b5'所对应的值“1”)。此外，在图11和图12所示的第四周期中，若仲裁器130的仲裁结果是-1，则表明第一比较结果是正确的或更可靠，那么控制电路将会产生控制信号，以控制比特b5'变为“-1”，比特b6和b6'变为“1”；则8比特输出信号dout的前六位可能为“111010”(也可以是前七位为“1110101”)。此外，由于b7和b7'为猜测的，因此输出信号可能是“11101100”或“11101101”(可通过下一个周期的比较步骤来验证哪一个是正确的)。

通过使用前述实施例，如图1-12所示，可以通过使用仅具有两个比较器120_1和120_2以及两个对应的电容器阵列110_1和110_2的saradc100来成功地产生输出信号dout，根据上述实施例，本发明中由两个比较器分别产生的第一比较结果和第二比较结果，结合仲裁器产生的仲裁结果即可判断对应的比特的值，并且还可以对两比特的输入信号判断在哪个区间(“00”，“01”，“10”或“11”)内(例如可验证上一个周期的比特，并且本次周期的比特将在下一个周期中得到验证)，从而可以正常的产生输出信号。具体的，当第一比较结果和第二比较结果一致时，可采用第一比较结果或第二比较结果输出控制信号vc以及输出信号dout，当第一比较结果和第二比较结果不一致时，则参考仲裁结果指示出的哪一个是正确的或更可靠，来选取其中该正确的或更可靠的比较结果输出控制信号vc以及输出信号dout。因此，与具有三个电容器和三个电容器阵列的传统的每周期两比特saradc相比，本发明的saradc100可以减轻电容器阵列与比较器之间的错位/偏移。另外，因为仲裁器的设计相比比较器更为简单，所以saradc100可以具有较低的制造成本。

本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。