提高加速器数据采集分辨率的装置及方法与流程

本发明涉及粒子加速器低电平控制技术和数据采集领域，具体涉及一种提高加速器数据采集分辨率的装置及方法。
背景技术：
：粒子加速器(particleaccelerator)技术是用人工的方法产生高速带电粒子的装置。是用于探索原子核及粒子性质、内部结构及相互作用的重要工具，在科学技术、工农业生产、卫生医疗等方面同样有着广泛而重要的实际应用。加速器高频低电平系统是加速器系统的重要组成部分，是保证束流能够得到正常加速的必不可少部分。在加速器高频系统中，低电平控制系统(lowlevelrfsystem)的作用是设置并稳定高频系统的运行参数，通过反馈机制抑制腔体电场的幅度和相位波动，提高束流的稳定性。高频低电平系统的性能对束流的品质有很大的影响。数字信号处理技术(dsp)及高性能可编程逻辑器件(fpga)等的不断发展，也为低电平技术的发展提供了可能。高频低电平系统(llrf)经历了全模拟、半数字到全数字的发展历程。数字化的低电平系统成熟性、可靠性及灵活性较模拟系统有了大幅度的提高。数字化系统可以实现复杂的处理算法，各种控制环路的设计都变得简单，一般只需要编程实现。实现数字化控制的前提是将模拟信号转化成数字信号就是所谓的ad变换。ad变换后的数据有效位数直接决定了后续数据处理及控制的精度。目前，主流adc芯片的位数一般为12bit、14bit和16bit。并且，adc芯片的价格会随着位数的提升而大幅度上涨，同时，没有输入信号的动态增益控制，当输入信号幅度较小时，无法充分利用ad芯片的有效位数。此时系统的分辨率非常低。请参照图1和图2，数字低电平系统在进行相位、幅度的稳定控制之前需要得到两路正交信号(i/q信号)，用以检波和鉴相。传统的加速器数字化低电平系统在对模拟输入信号进行采集时是以输入信号频率的4倍进行采样的，得到的数字信号为i、q、-i、-q信号序列。将该信号进行抽取之后，每一路做延迟减法就可以分别得到i、q信号。其中，可以提高信号分辨的部分有两处：1.减法过程，可以去除直流分量和共模分量；但是，简单的信号减法对噪声的抑制作用效果不明显，该处理方式只对输入信号上叠加的噪声有一定作用，对ad芯片自身的量化噪声作用较少。2.fir滤波，可以滤除一部分噪声，提高信噪比，但是单一fir滤波器通带越窄，滤波器的阶数越高，在fpga内实现之后指标不佳，并且会造成较大的系统时延。同时，fir滤波器如果采样频率的变化较大(如10倍以上)，实现一个抗混叠的滤波器需要很高的代价。技术实现要素：针对以上技术问题，本发明提供了一种提高加速器数据采集分辨率的装置及方法，实现以更为经济的adc芯片来得到高有效位数的ad转换数据的目的。本发明提供了一种提高加速器数据采集分辨率的装置及方法，其中，该装置包括：依据模数变换器模块的量程对输入信号进行幅度调整的动态增益控制模块，对动态增益控制模块的输出信号进行数字化的模数变换器模块，对模数变换器模块的输出信号进一步处理的数据处理模块。进一步的，动态增益控制模块包括数控放大器，数控放大器调理输入信号的信号幅度之后再送入模数变换器模块。进一步的，模数变换器模块设置有一nbit的固定值，实现输入信号幅度的自动比较。更进一步的，模数变换器模块包括计数器，该计数器设置有门限值，实现输入信号的幅度判断与调整。进一步的，数据处理模块为两级梳状滤波器加一级有限长单位冲击响应滤波器，实现对模数变换后信号的噪声滤除及对模数变换器芯片量化噪声的抑制，提高采集分辨率。另有，基于上述提高加速器数据采集分辨率装置，本发明还提供了一种提高加速器数据采集分辨率的方法，包括：自动检测输入信号的信号幅度；进一步的，模数变换器的比较器将输入信号的高nbit值作为比较输入值，将其与内部所设nbit的固定值比较，输入值大于固定值时输出高电平，输入值小于固定值时输出低电平。其中，输入值与固定值比较时，输入信号幅度为比满量程低4db或者根据实际系统需要调整输入信号幅度的大小。对检测后的输入信号依据模数变换器模块量程做出幅度判断和调整；进一步的，对比较器的输出脉冲进行计数，将该计数值与模数变换器模块中计数器的设置门限值进行比较，计数值小于设置门限值时认为输入数据幅度过小，自动调整数控放大器的增益。对调整后的信号进行数据处理；进一步的，采用两级梳状滤波器加一级有限长单位冲击响应滤波器利用分频技术对时钟频率进行多样化分频，实现模数变换后的数据处理。本发明的有益效果如下：1、系统的硬件和软件的可移植性好，可以非常方便的移植到类似系统中；2、提高采集分辨率的效果明显；3、信号的幅度检测和增益调整自动完成。附图说明图1是传统低电平ad变换硬件及数据处理方法；图2是传统加速器数字化低电平系统采集模拟信号序列图；图3是本发明实施例提高加速器数据采集分辨率装置的硬件及数据处理结构示意图；图4是本发明实施例前端信号处理自动增益调整实现框图；图5是本发明实施例中信号经过第一级cic滤波器后的幅频响应；图6是本发明实施例中信号经过第二级cic滤波器后的幅频响应；图7是本发明实施例中信号经过fir滤波器后的幅频响应。具体实施方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。请参照图3，本发明一实施例提供了一种提高加速器数据采集分辨率装置，该装置包括：依据模数变换器模块的量程对输入信号进行幅度调整的动态增益控制模块，对动态增益控制模块的输出信号进行数字化的模数变换器模块，对模数变换器模块的输出信号进一步处理的数据处理模块。进一步的，动态增益控制模块包括数控放大器，数控放大器调理输入信号的信号幅度之后再送入模数变换器模块。进一步的，模数变换器模块设置有一nbit的固定值，实现输入信号幅度的自动比较。更进一步的，模数变换器模块包括计数器，该计数器设置有门限值，实现输入信号的幅度判断与调整。进一步的，数据处理模块为两级梳状滤波器加一级有限长单位冲击响应滤波器，实现对模数变换后信号的噪声滤除及对模数变换器芯片量化噪声的抑制，提高采集分辨率。优选的，一些实施例中，请参照图3，动态增益控制模块的数控放大器采用pga870，输入信号先进入可调整信号幅度的pga，然后传至adc开始模数变换。请参照图4，对模数变换模块的内部实现做详细描述，以模数变换器模块采用12bitadc芯片为例，比较器将12bitadc的10b、9b、8b的输入值分别与固定值“101”比较，输入值大于固定值时输出高电平脉冲，输入值小于固定值时输出低电平脉冲。计数器对比较器的输出脉冲计数，在设定时间内的计数值与设置门限值进行比较，计数值小于设置门限值时认为输入数据幅度过小，高性能可编程逻辑器件fpga会以一个可调步进自动迭代调整pga870的增益，使输入信号的幅度尽可能利用多的adc芯片转换位数。选择与“101”比较的时候信号输入幅度比满量程约低4db。该值可根据实际系统需要进行调整。优选的，一些实施例中，再请参照图3，信号经adc变换后进入数据处理模块，数据处理模块采用两级梳状滤波器(cic)加一级fir滤波器同时结合分频技术对时钟频率进行多样化分频，实现对模数变换后的数据处理，达到以最小成本满足最多需求的目的。本实施例中，两级cic滤波器和一级fir滤波器的相关参数设置如下：1、第一级cic滤波器：3级级联9倍抽取率，工作时钟216mhz，输入数据位数为20bit。幅频响应性能如图5所示；2、第二级cic滤波器：4级级联24倍抽取率，工作时钟216mhz，输入数据位数为20bit。幅频响应性能如图6所示；3、fir滤波器：63阶滤波，工作时钟216mhz，输入数据位数为25bit，滤波器系数位数为18bit。幅频响应性能如图7所示，系数如下表所示。序号系数序号系数序号系数序号系数12499567617-870625962174510-1286418-77292637003629111-1905919-5927313841524612-1083020637828-30352729013368921592629-27906372241412562229630-211473807715968323-48343144682621716-73024-4398322029序号系数序号系数序号系数序号系数33131141-484498457234-49842-4150-658235-13864330551-5159036-7074422452-176003747845-6353216103886646-18554166203928547-6655-563040-411488156-7数据处理过程中，信号依次经过每一级滤波器，依据滤波器的参数设置不同，实现分频功能，得到多样化的幅频响应结果。cic滤波器的优点是具有较窄的带宽，对噪声滤除性能好，并且在滤除噪声的同时会自动增加数据的有效位数。fir滤波器除了可以滤除噪声还可对cic滤波造成的相位延迟进行校正，提高系统的稳定性。该结构除了对系统输入噪声有滤除作用，还对adc芯片的量化噪声有很好的抑制作用，可以提高采集的分辨率。以ad9230模数转换芯片为例，其典型的s/n为63.4-64.5db(计算时取63.4db)，量化噪声的均值为0，在-0.5lsb-0.5lsb均匀分布在-0.5fc-0.5fc(fc为采样时钟频率)。根据信噪比的定义：σ＝4.78×10-＝b若b＝1，则3σ＝1.43×10-3。即有99.6％的数据点落在1.43×10-3的区间内，数据采集精度只能带到千分量级。以108mhz的ad采样率为例，采用上述结构之后可以将有效信号的带宽限制在170khz的范围内。此时噪声带宽减小约317倍，噪声功率变小约25db，信噪比为88.4db。经计算有99.6％的数据点落在8×10-5范围内，数据分辨率较之前提高了约2个量级。本发明所提供的实施例还支持采用价格昂贵的高速高精度adc芯片。本发明另一实施例提供了一种提高加速器数据采集分辨率方法，包括：自动检测输入信号的信号幅度；进一步的，模数变换器的比较器将输入信号的高nbit值作为比较输入值，将其与内部所设nbit的固定值比较，输入值大于固定值时输出高电平，输入值小于固定值时输出低电平。其中，输入值与固定值比较时，输入信号幅度为比满量程低4db或者根据实际系统需要调整输入信号幅度的大小。对检测后的输入信号依据模数变换器模块量程做出幅度判断和调整；进一步的，对上述比较器的输出脉冲进行计数，将该计数值与模数变换器模块中计数器的设置门限值进行比较，计数值小于设置门限值时认为输入数据幅度过小，自动调整数控放大器的增益。对调整后的信号进行数据处理；进一步的，采用两级梳状滤波器加一级有限长单位冲击响应滤波器利用分频技术对时钟频率进行多样化分频，实现模数变换后的数据处理。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12