本发明涉及一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器,属于鉴相器技术领域。
背景技术:
鉴相器(phasedetector,简称pd)是大部分锁相环(phase_lockedloop,简称pll)电路的必备模块。通过pd,参考时钟与反馈时钟之间的超前滞后关系被提取,在滤波后控制振荡器,最终实现参考时钟和反馈时钟相位的对齐,以达到锁频的目的。
近年来,诸如高速接口等应用对宽范围pll的需求越来越强烈,pll在工作中可能面对较大范围的频率波动,这就要求锁相环具有足够的拉入范围。基于电荷泵的锁相环是一种常用的锁相环类别,理想的电荷泵上拉和下拉电流是严格匹配的,尽管电路设计者不断的优化改进来减小失配,但是电荷泵失配无法完全被避免。而电荷泵失配会导致在频率偏差较大的时候,电荷泵输出错误,进而限制了锁相环的拉入范围。
技术实现要素:
本发明所要解决的技术问题在于克服现有技术的不足,提供一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器,通过优化鉴相器输出时序和传输特性,来解决电荷泵失配对锁相环拉入范围的影响的问题,避免锁相环在极限情况下失锁。
本发明具体采用以下技术方案解决上述技术问题:
一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器,包括:第一与非门、第二与非门、第一至第十反相器,其中第一与非门的第一输入端接参考时钟clkref,第一与非门的第二输入端连接第二与非门的输出端,及第二与非门的第一输入端连接第一与非门的输出端,且第二与非门的的第二输入端接反馈时钟clkfb;所述第一与非门的输出端分别连接第一反相器、第三反相器的输入端,所述第一反相器的输出端与第二反相器的输入端相连,且第二反相器的输出端、第四反相器的输入端以及第五反相器的输出端相连于节点
进一步地,作为本发明的一种优选技术方案,所述鉴相器的输出时序为:
当反馈时钟clkfb超前参考时钟clkref及相位差
当参考时钟clkref与反馈时钟clkfb相位对齐及相位差
当反馈时钟clkfb滞后参考时钟clkref及相位差
进一步地,作为本发明的一种优选技术方案,所述鉴相器输入相位差
其中,α为电荷泵的失配因子;kpd为鉴相器的增益,icp为电荷泵的标准充放电电流。
进一步地,作为本发明的一种优选技术方案,所述鉴相器所在的锁相环的拉入范围δωp为:
其中,α为电荷泵的失配因子;δωl为锁相环的锁定范围。
本发明采用上述技术方案,能产生如下技术效果:
本发明的抗电荷泵失配对锁相环拉入范围造成限制的鉴相器,利用优化了的电荷泵输出时序和传输特性,可以弱化和抵消电荷泵失配带来的影响,使得电荷泵失配造成锁相环拉入范围减小的问题得到解决。此外,本发明中的鉴相器不存在鉴相死区,用于消除死区的复位信号对鉴相器工作速度造成限制的问题被解决。本发明相比于传统鉴相器具有消除电荷泵失配对锁相环拉入范围限制,以及适用于更高频的鉴相环境的特点。
附图说明
图1为本发明抗电荷泵失配对锁相环拉入范围造成限制的鉴相器结构示意图。
图2为用于验证本发明中鉴相器效果所采用的现有经典电荷泵的原理图。
图3为本发明鉴相器的时序关系示意图。
图4为本发明鉴相器与图2的现有经典电荷泵级联后的传输特性曲线图。
图5为本发明鉴相器输出时序的仿真结果。
图6为本发明鉴相器级联现有经典电荷泵后的输出响应图。
图7为本发明应用在锁相环中后的拉入过程仿真图。
图8为本发明应用在锁相环中后初始频差较大时的拉入响应仿真图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示,本发明设计了一种抗电荷泵失配对锁相环拉入范围造成限制的鉴相器,具体包括:第一与非门nand1、第二与非门nand2、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6、第七反相器inv7、第八反相器inv8、第九反相器inv9、第十反相器inv10,其中第一与非门的nand1第一输入端接参考时钟clkref,第一与非门nand1的第二输入端连接第二与非门nand2的输出端,及第二与非门nand2的第一输入端连接第一与非门nand1的输出端,且第二与非门nand2的第二输入端接反馈时钟clkfb;所述第一与非门nand1的输出端分别连接第一反相器inv1、第三反相器inv3的输入端,所述第一反相器inv1的输出端与第二反相器inv2的输入端相连,且第二反相器inv2的输出端、第四反相器inv4的输入端以及第五反相器inv5的输出端相连于节点
图2为用于验证本发明中鉴相器效果所采用的现有经典电荷泵的原理图。本发明中的鉴相器的各节点up、
图3为本发明中鉴相器的时序关系示意图。所述鉴相输出时序为:反馈时钟clkfb超前参考时钟clkref且相位差
图4为本发明的鉴相器与图2的现有经典电荷泵级联后,鉴相器输入相位差到电荷泵输出电流的传输特性曲线。电荷泵的失配因子为α,其中α=iup/idn,鉴相器的输入到电荷泵输出信号iout的传输函数如式(1-1)所示:
其中,kpd为鉴相器的增益,icp为电荷泵的标准充放电电流,
根据图3所示的本发明鉴相器时序关系示意图和图4中的传输函数,可以进一步推导出失配因子α对锁相环拉入范围的影响。具体为:
根据tsutomuyoshimura等人2013年在ieeetrans.circuitssyst.i上发表的论文“analysisofpull-inrangelimitbychargepumpmismatchinalinearphase-lockedloop”中所述的拉入范围模型,在一个周期内电荷泵输出的平均值响应正确,那么此时的频率差就在拉入范围之内。设目标频率和初始振荡器频率之间的差为δω,t时刻的频率差如式(1-2)所示:
其中,kfl为环路滤波器增益,kvco为振荡器增益。结合本发明中的传输函数(1-1)式,假设α<1,(1-2)式可改写成:
其中t0为相位差
一个周期内电荷泵输出的平均值
令上式等于0,对于δω大于锁相环锁定范围的情况,上式的解为:
对于上式成立的条件0.6<α<1,在电路设计中极易满足。实际上失配因子α一般可以认为大于0.9。因此,应用了本发明的鉴相器所在的锁相环的拉入范围δωp为:
其中,δωl为锁相环的锁定范围。对于上式成立的条件0.6<α<1,在电路设计中极易满足。实际上失配因子α一般可以认为大于0.9。
下述式(1-10)所示为现有的一般三态(tri-state)鉴相器的锁相环拉入范围表达式,式(1-11)为现有的一般翻转型(flip-flop)鉴相器的锁相环拉入范围表达式。
将本发明(1-9)式的拉入范围δωp对比于式(1-10)的现有一般三态(tri-state)鉴相器和式(1-11)的现有一般翻转型(flip-flop)鉴相器的拉入范围,可以发现,本发明中的鉴相器具有更大的拉入范围。α>1的情况也可以用同样的方法求得。
本发明中,由于在相位对齐时节点up和节点dn的输出信号都具有半个周期的信号宽度,不存在鉴相死区的问题,因此不需要引入一个复位信号来消除死区,复位信号宽度对鉴相器工作速度的限制被消除。
图5为本发明的鉴相器输出时序的仿真结果,与设计的时序一致。图6为本发明鉴相器级联现有经典电荷泵后的输出响应,当反馈时钟超前时放电,当反馈时钟滞后时充电,当相位差为0时输出共模稳定的信号,产生的杂散可以通过后续滤波消除。图7为本发明鉴相器应用在锁相环中后初始频差较大时的拉入响应仿真图,设失配因子α=0.8,锁相环的目标频率为5ghz,分别将振荡器初始频率设到0和50ghz。图8(a)为振荡器初始频率为0hz时的拉入响应,可以看出电位上升,锁相环在将频率上拉;图8(b)为振荡器初始频率为100ghz时的拉入响应,可以看出电位下降,锁相环在将频率下拉。从图8中可以看出本发明中的鉴相器,在初始频差较大时,使得锁相环拉入响应正确。
综上,本发明的鉴相器,利用优化了的电荷泵输出时序和传输特性,可以弱化和抵消电荷泵失配带来的影响,使得电荷泵失配造成锁相环拉入范围减小的问题得到解决。且不存在鉴相死区,用于消除死区的复位信号对鉴相器工作速度造成限制的问题被解决。本发明相比于传统鉴相器具有消除电荷泵失配对锁相环拉入范围限制,以及适用于更高频的鉴相环境的特点。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。